[发明专利]具有集成通孔组件的导体结构

说明书

技术领域

本说明书里面所揭示的一或多项实施例是关于一种用于使用在电气电路里面的导体结构。更明确地说，本发明的一或多项实施例是关于利用通孔技术来形成导体结构。

背景技术

电气电路制程持续的进步有助于利用越来越小(越精细)的设计规则来创造越来越小的装置。举例来说，参考利用有机基板的集成电路(Integrated Circuit，IC)技术，多条精细的线路迹线可被形成约为20μm的量级。同样地，设计规则中指定的间隔约可为20μm的量级。相对地，电气电路的介电层的厚度(不论是利用印刷电路板(Printed Circuit Board，PCB)技术或IC技术来施行)将会越来越薄。再次参考IC技术，介电层的厚度约为30μm的量级。

在前面提及的特征图样大小和精细设计规则的前提下，符合100奥姆差动阻抗目标的差动信道的施行方式通常会有约25μm大小的窄迹线宽度以及约15至20μm大小的迹线高度。利用具有前面所述量度的一或多条迹线所形成的通道可能会遭受各种不同类型的损失，它们会影响该信道传递信号的能力，尤其是在高频处。

如前面所述的通道可能会遭受各种不同类型的损失，它们包含但不限于：因为介电材料的关系所诱发的介电损失、因为该迹线的表面上的任何粗糙的关系所诱发的损失以及因为集肤效应(skin effect)所造成的损失。一般来说，「集肤效应」是指交流电流(举例来说高频信号)将本身分布在导体里面而使得电流密度在该导体的表面处或该导体的表面附近会最大并且从该导体的表面往中心的更深处递减的倾向。电流主要是在该导体(举例来说，该迹线)的「表皮(skin)」处或之中流动。「表皮」可被定义成导体中介于外表面和导体里面被称为表皮深度的水平之间的部分。集肤效应会在表皮深度较小的地方导致导体的有效阻值在 较高的频率增加，从而缩小该导体的有效剖面。

发明内容

一种电气电路结构可能包含利用第一导体层所形成的第一迹线以及利用第二导体层所形成的第二迹线。该第一迹线可能会垂直对齐该第二迹线。该电气电路结构可能包含由介于该第一导体层和该第二导体层之间的第三导体层之中的导体材料所形成的通孔区段。该通孔区段会接触该第一迹线和该第二迹线，以便形成被配置成用以在平行于该第一导体层的方向中传送电气信号的第一导体结构。

于一项态样中，该通孔区段可能会垂直对齐该第一迹线和该第二迹线。于另一项态样中，该通孔区段在平行于该第一迹线和该第二迹线的方向中会比在垂直于该第一迹线和该第二迹线的方向中更长。

该电气电路结构可能包含由介于该第一导体层和该第二导体层之间的第三导体层之中的导体材料所形成的通孔组件。该通孔组件会接触第一迹线和第二迹线作为该第一导体结构的部分。该通孔组件可能会与该通孔区段分离最小距离。该通孔组件还可能会垂直对齐该第一迹线和该第二迹线。

于另一项态样中，该电气电路结构可能包含位于该第二迹线之下的第一参考平面，用以形成微带电路(microstrip circuit)。于又一项态样中，该电气电路结构可能包含位于该第一迹线之上的第一参考平面以及位于该第二迹线之下的第二参考平面，用以形成带状线电路(stripline circuit)。

该电气电路结构还可能包含法拉第笼(Faraday cage)，其会至少部分包围该第一导体结构。

该电气电路结构进一步可能包含利用第一导体层所形成的第三迹线以及利用第二导体层所形成的第四迹线。该第三迹线会垂直对齐该第四迹线。该电气电路结构可能包含由介于该第一导体层和该第二导体层之间的第三导体层之中的导体材料所形成的通孔组件。该通孔组件会接触该第三迹线和该第四迹线，以便形成第二导体结构。

于另一项态样中，该第一导体结构和该第二导体结构会形成差动对。

也说明了一种形成电气电路结构的方法。第一迹线是利用第一导体层形成； 并且第二导体层中的导电材料的通孔区段形成在该第一导体层之上。第三迹线接着使用第二导体层而形成在该第二导体层上。该第一迹线垂直对齐该第二迹线。该通孔区段接触该第一迹线和该第二迹线，以形成配置成用以在平行于该第一导体层的方向中传送电气信号的导体结构。

该通孔区段在平行于该第一迹线和该第二迹线的方向中会比在垂直于该第一迹线和该第二迹线的方向中更长。

该方法可能进一步包含形成位于该第一迹线之下的第一参考平面；以及形成位于该第二迹线之上的第二参考平面，用以形成带状线电路。

于另一项态样中，该方法可能进一步包含形成法拉第笼，其至少部分包围该导体结构。