[发明专利]半导体装置

说明书

技术领域

本发明涉及一种用于形成大于或等于600V的高耐压功率模块的半导体装置。

背景技术

在电力用半导体装置中，在形成有晶体管的激活区域的周围配置有终端区域。为了提高耐压，提出了在终端区域设置彼此分离的多个P型环层、彼此连接的1个或者多个P型层的技术(例如，参照专利文献1)。

专利文献1：日本特表2001-522145号公报

发明内容

但是，为了提高耐压，需要增加P型环层的数量，因此，会使芯片面积变大。另外，由于最外周的P型环层的曲率较高，因此，会产生强电场而限制耐压的上限，降低断开切断(turn-off breaking)能力。

在终端区域设置P型层的情况下，P型层的剂量的容许范围较窄，因此，难以进行工艺控制，不良率较高。如果超出容许范围，则会在P型层的激活区域侧或者外侧的端部产生强电场而限制耐压的上限。另外，在形成多个P型层的情况下，需要多个照片制版和离子注入工序，会使制造工艺变复杂，提高产品的成本。

本发明就是为了解决上述的课题而提出的，其目的在于得到一种半导体装置，该半导体装置能够在不损害电气特性的状态下使芯片面积缩小，提高断开切断能力，扩大P型剂量的容许范围，通过简单的制造工艺进行制造。

本发明所涉及的半导体装置具有大于或等于目标耐压的耐压，在硅衬底设置形成有晶体管的激活区域、和配置在所述激活区域的周围的终端区域，该半导体装置的特征在于，所述终端区域具有环状区域，在所述环状区域，周期性地并排设置环状的多个P型环层，所述环状区域被分为分别包含所述多个P型环层的多个单元，各单元的宽度是固定的，将所述环状区域内的P型杂质总数设为N、所述目标耐压设为BV[V]、各单元的宽度设为SandL[μm]、所述多个单元的数量设为num，并满足下述关系，

N≥(M×BV)^γ、M＝10⁴～10⁵、γ＝0.55～1.95

SandL×num×Ecri≥2×α×BV

Ecri＝2.0～3.0×10⁵[V/cm]、α＝10⁰～10¹

所述多个单元的所述P型环层的宽度朝向所述终端区域的外侧线性地变小。

发明的效果

通过本发明，能够在不损害电气特性的状态下使芯片面积缩小，提高断开切断能力，扩大P型剂量的容许范围，通过简单的制造工艺进行制造。

附图说明

图1是表示本发明的实施方式1所涉及的半导体装置的俯视图。

图2是沿图1的I-II线的剖面图。

图3是表示修正系数γ、M的二维模拟所用模型的图。

图4是表示由二维模拟计算出的杂质总数与耐压的关系的图。

图5是表示在满足条件2、3的情况下的耐压BV_CES与P型杂质总数N的关系的图。

图6是表示修正系数α的二维模拟所用模型的图。

图7是表示修正系数α的二维模拟所用模型的图。

图8是表示在满足条件1、3的情况下的耐压BV_CES与SandL×num的关系的图。

图9是表示在满足条件1、2的情况下的耐压BV_CES与变化量β的关系的图。

图10是表示4500V级别的IGBT的终端区域的表面(图2的I-II)的电场分布的图。

图11是表示对比例1所涉及的半导体装置的剖面图。

图12是表示对比例2所涉及的半导体装置的剖面图。

图13是表示对比例3所涉及的半导体装置的剖面图。

图14是表示在耐压特性的评价实验中使用的评价电路图的图。

图15是表示耐压漏电流特性的评价结果的图。

图16是表示在模拟内部解析中施加相同电压的情况下(@VCE＝4500V)，在终端区域的表面(图2的I-II)处的电场分布的图。

图17是表示耐压与P型剂量偏差的关系的图。

图18是表示在断开特性的评价实验中使用的评价电路的图。

图19是表示断开特性的评价结果的图。

图20是表示断开切断能力(J_C(break))与V_CC的关系的图。

图21是表示本发明的实施方式2所涉及的半导体装置的俯视图以及剖面图。