[发明专利]用于SRAM电路的结构和方法

权利要求书

1.一种在半导体衬底中形成的集成电路，包括：

第一静态随机存取存储器(SRAM)单元，具有第一单元尺寸；以及

第二SRAM单元，具有第二单元尺寸，所述第二单元尺寸大于所述第一单元尺寸，其中：

所述第一SRAM单元包括每一个均具有第一栅叠层的第一n型场效应晶体管(nFET)，以及

所述第二SRAM单元包括每一个均具有第二栅叠层的第二nFET，所述第二栅叠层不同于所述第一栅叠层。

2.根据权利要求1所述的集成电路，其中，在栅电极材料、栅极介电材料以及栅极介电层厚度中的至少一个方面，所述第二栅叠层不同于所述第一栅叠层。

3.根据权利要求1所述的集成电路，其中：

所述第一SRAM单元包括第一数量N1的所述第一nFET；

所述第二SRAM单元包括第二数量N2的所述第二nFET；以及

所述第二数量N2大于所述第一数量N1。

4.根据权利要求1所述的集成电路，其中：

所述第一SRAM单元包括：

第一两个上拉器件，

第一两个下拉器件，被配置为与所述第一两个上拉器件一起形成用于数据存储的第一两个交叉耦合变换器，以及

第一两个传输门器件，被配置为与所述第一两个交叉耦合变换器一起形成用于数据访问的第一端口；

所述第二SRAM单元包括：

第二两个上拉器件，

第二两个下拉器件，被配置为与所述第二两个上拉器件一起形成用于数据存储的第二两个交叉耦合变换器；以及

第二两个传输门器件，被配置为与所述第二两个交叉耦合变换器

一起形成用于数据访问的第二端口；以及

其中，所述第一SRAM单元和所述第二SRAM单元中的每一个都包括多个鳍式场效应晶体管(FinFET)。

5.根据权利要求4所述的集成电路，其中：

所述第一两个上拉器件和所述第二两个上拉器件中的每一个都包括单个p型鳍式场效应晶体管(pFinFET)；

所述第一两个下拉器件和所述第一两个传输门器件中的每一个都包括单个n型FinFET(nFinFET)；以及

所述第二两个下拉器件和所述第二两个传输门器件中的每一个都包括多个n型FinFET(nFinFET)。

6.根据权利要求4所述的集成电路，进一步包括：写入辅助电路，连接至所述第一两个上拉器件。

7.根据权利要求1所述的集成电路，其中：

所述第一SRAM单元具有在0.8到1.3范围内的第一阿尔法比；以及

所述第二SRAM单元具有在0.2到0.6范围内的第二阿尔法比。

8.根据权利要求1所述的集成电路，其中：

所述第一nFET中的每一个都包括第一p型阱(p阱)和第一沟道区；

所述第二nFET中的每一个都包括第二p型阱(p阱)和第二沟道区；以及

所述第一p阱和所述第一沟道中的至少一个不同于所述第二p阱和所述第二沟道中的对应一个。