[发明专利]CMOS器件及其形成方法

权利要求书

1.一种半导体器件，包括：

衬底，包括第一区域和第二区域；

第一缓冲层，形成在位于所述第一区域中的所述衬底上方和第一隔离部件与第二隔离部件之间；

第二缓冲层，形成在位于所述第二区域中的所述衬底上方和第一隔离部件与第二隔离部件之间；

第一鳍结构，形成在位于所述第一区域中的所述第一缓冲层上方和所述第一隔离部件与所述第二隔离部件之间；以及

第二鳍结构，形成在位于所述第二区域中的所述第二缓冲层上方和所述第一隔离部件与所述第二隔离部件之间，

其中，所述第一缓冲层的顶面不同于所述第二缓冲层的顶面。

2.根据权利要求1所述的半导体器件，还包括：

第一位错部件，形成在所述第一缓冲层内，所述第一位错部件可通过操作用于松弛所述第一缓冲层；以及

第二位错部件，形成在所述第二缓冲层内，所述第二位错部件可通过操作用于松弛所述第二缓冲层。

3.根据权利要求1所述的半导体器件，其中：

所述第一缓冲层包括第一晶格常数，

所述第二缓冲层包括第二晶格常数，

所述第一晶格常数和所述第二晶格常数基本相同，

所述第一鳍结构包括小于所述第一晶格常数和所述第二晶格常数的第三晶格常数，以及

所述第二鳍结构包括大于所述第一晶格常数和所述第二晶格常数的第四晶格常数。

4.根据权利要求1所述的半导体器件，其中，所述第一缓冲层包括第一小面，所述第一小面的垂直尺寸小于所述第一鳍结构的宽度的约20％且水平尺寸小于所述第一鳍结构的宽度的约25％，以及

所述第二缓冲层包括第二小面，所述第二小面的垂直尺寸小于所述第二鳍结构的宽度的约50％且水平尺寸介于所述第二鳍结构的宽度的约45％到约25％范围内。

5.根据权利要求1所述的半导体器件，其中：

所述第一缓冲层基本上不包含小面，以及

所述第二缓冲层包括垂直尺寸小于约5nm且水平尺寸小于约4.5nm的小面。

6.一种半导体器件，包括：

衬底，包括第一区域和第二区域；

隔离部件，形成在位于所述第一区域和所述第二区域中的衬底内；

缓冲层，形成在位于所述第一区域中的所述衬底上方和所述隔离部件之间以及位于所述第二区域中的所述衬底上方和所述隔离部件之间；

第一半导体材料，形成在位于所述第一区域中的所述缓冲层上方和所述隔离部件之间；

第二半导体材料，形成在位于所述第二区域中的所述缓冲层上方和所述隔离部件之间，所述第二半导体材料不同于所述第一半导体材料，

其中，位于所述第一区域中的缓冲层的总高度不同于位于所述第二区域中的缓冲层的总高度。

7.根据权利要求6所述的半导体器件，还包括：

在所述缓冲层内形成的可通过操作用于松弛所述第一区域和所述第二区域中的缓冲层的位错部件。

8.根据权利要求7所述的半导体器件，其中：

所述第一半导体材料处于拉伸应力中，以及

所述第二半导体材料处于压缩应力中。

9.根据权利要求7所述的半导体器件，其中：

所述衬底包括第一晶格常数，

所述缓冲层包括大于所述第一晶格常数的第二晶格常数，

所述第一半导体材料包括小于所述第二晶格常数的第三晶格常数，以及

所述第二半导体材料包括大于所述第二晶格常数的第四晶格常数。

10.一种形成半导体器件的方法，包括：

提供包括NMOS区域和PMOS区域的衬底；

在位于所述NMOS区域和所述PMOS区域中的衬底内形成隔离部件；

使位于所述NMOS区域中的隔离部件之间和位于所述PMOS区域中的隔离部件之间的衬底凹陷；

在所述NMOS区域和所述PMOS区域中在凹陷的所述衬底上方且在所述隔离部件之间形成缓冲层；

在位于所述NMOS区域和所述PMOS区域中的缓冲层上方形成第一半导体材料；

去除位于所述NMOS区域中的所述第一半导体材料和所述缓冲层的顶部；

在位于所述NMOS区域中的缓冲层上方形成第二半导体材料；以及

使所述隔离部件凹陷从而在NMOS区域和所述PMOS区域中限定鳍结构。