[发明专利]二晶体管快闪存储器及二晶体管快闪存储器的编程方法

说明书

公开了一种二晶体管快闪存储器和二晶体管快闪存储器的编程方法。二晶体管快闪存储器包括存储单元阵列、行驱动器、读/写电路、产生高压的充电泵和被配置为将高压传递给行驱动器、读/写电路和存储单元阵列的控制逻辑。如果编程，则行驱动器和读/写电路施加电压以使得在与选择的存储单元不同行上的未选择的存储单元中的单元晶体管的控制栅极浮置。

技术领域

在此描述的本发明构思的一些示例实施例涉及一种半导体存储器，并且更具体地，涉及一种二晶体管（2-transistor）快闪存储器和/或对二晶体管快闪存储器编程的方法。

背景技术

半导体存储设备是使用诸如硅（Si）、锗（Ge）、砷化镓（GaAs）、磷化铟（InP）等的半导体制造的存储设备。将半导体存储设备分类为易失性存储设备和非易失性存储设备。

易失性存储设备可能在断电时失去存储的内容。易失性存储设备包括静态RAM（SRAM）、动态RAM（DRAM）、同步DRAM（SDRAM）等。非易失性存储设备即使在断电时也可以保留存储的内容。非易失性存储设备包括只读存储器（ROM）、可编程ROM（PROM）、电可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）、快闪存储设备、相变RAM（PRAM）、磁RAM（MRAM）、阻抗RAM（RRAM）、铁电RAM（FRAM）等。

嵌入式系统可以使用包括由单元晶体管和选择晶体管形成的存储单元的二晶体管快闪存储器。

发明内容

本发明构思的一些示例实施例提供了一种二晶体管快闪存储器，包括：存储单元阵列，包括多个存储单元，每个存储单元具有串联连接的单元晶体管和选择晶体管；行驱动器，经由全局控制线和字节选择晶体管连接至同一行上的存储单元的单元晶体管，该行驱动器经由字线连接至同一行上的存储单元的选择晶体管；读/写电路，经由全局位线和扇区选择晶体管连接至同一列上的多个存储单元，并且该读/写电路被配置为经由字节控制线来控制字节选择晶体管；充电泵，被配置为产生高压；以及控制逻辑，被配置为向行驱动器、读/写电路和存储单元阵列传递高压，其中，如果编程，则行驱动器和读/写电路被配置为施加电压以使得在与选择的存储单元不同行上的未选择存储单元中的单元晶体管的控制栅极被浮置。

在一些示例实施例中，如果编程，则行驱动器和读/写电路向与在与选择的存储单元不同行上的未选择的存储单元对应的全局控制线和字节控制线施加相同电压。

在一些示例实施例中，如果编程，则行驱动器和读/写电路被配置为向与在与选择的存储单元不同行上的未选择的存储单元对应的全局控制线和字节控制线施加同一负中压。

在一些示例实施例中，如果编程，则行驱动器和读/写电路向与在与选择的存储单元不同行上的未选择的存储单元对应的全局控制线和字节控制线施加地电压。

在一些示例实施例中，如果编程，则行驱动器向选择的全局控制线施加第一正高压，并且读/写电路向未选择的字节控制线施加第二正高压。

在一些示例实施例中，如果编程，则连接至与在与选择的存储单元不同行上的未选择的存储单元对应的全局控制线和字节控制线的字节选择晶体管被该全局控制线和字节选择晶体管的电压截止。

在一些示例实施例中，所述多个存储单元形成第一扇区和第二扇区，第一和第二扇区的每个中的存储单元形成多个串，每个串包括串联连接的多个存储单元。

在一些示例实施例中，所述多个串中的每个经由对应的扇区选择线连接至全局位线。

在一些示例实施例中，如果编程，则选择晶体管和单元晶体管的公共源级被浮置。

在一些示例实施例中，如果编程，则向选择的全局位线施加负高压，并向未选择的全局位线施加地电压。