[发明专利]电平移位电路

权利要求书

1.一种电平移位电路，其特征在于，通过两级电平移位电路将低压信号转换为高压信号，所述电平移位电路包括：

第一电平移位电路，用于根据输入信号输出第一电平信号，所述第一电平移位电路的第一输入端连接所述输入信号，所述第一电平移位电路的第二输入端连接反相的输入信号，所述第一电平移位电路的输出端输出所述第一电平信号，所述第一电平信号的电平翻转速度小于所述输入信号的电平翻转速度；

反相器，用于将所述第一电平信号反相；

第二电平移位电路，用于根据所述第一电平信号输出第二电平信号，所述第二电平移位电路的第一输入端连接所述第一电平信号，所述第二电平移位电路的第二输入端连接经所述反相器反相的第一电平信号，所述第二电平移位电路的输出端输出所述第二电平信号，所述第二电平信号的电平翻转速度小于所述第一电平信号的电平翻转速度；

其中，所述第一电平信号的电平高于所述输入信号的电平，所述第二电平信号的电平高于所述第一电平信号的电平；

所述第一电平移位电路包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管和第二NMOS晶体管，所述第一PMOS晶体管的源极和衬底连接第一电源，所述第二PMOS晶体管的源极和衬底连接第一电源，所述第一电源电压小于3.3伏特；

所述第二电平移位电路包括第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第六PMOS晶体管、第三NOMS晶体管和第四NMOS晶体管，

所述第三PMOS晶体管的源极和衬底连接第二电源，所述第四PMOS晶体管的源极和衬底连接第二电源，所述第二电源的电压范围为3.3伏特～16伏特；

所述第三PMOS晶体管的栅极连接所述第六PMOS晶体管的漏极和所述第四NMOS晶体管的漏极，所述第三PMOS晶体管的漏极连接所述第五PMOS晶体管的源极；

所述第四PMOS晶体管的栅极连接所述第五PMOS晶体管的漏极和第三NMOS晶体管的漏极，所述第四PMOS晶体管的漏极连接所述第六PMOS晶体管源极；

所述第五PMOS晶体管的衬底和所述第六PMOS晶体管的衬底连接所述第二电源，所述第五PMOS晶体管的栅极连接第三NMOS晶体管的栅极，所述第六PMOS晶体管的栅极连接所述第四NMOS晶体管的栅极；

所述第三NMOS晶体管的衬底和源极接地，所述第四NMOS晶体管的衬底和源极接地；

所述第五PMOS晶体管的栅极和第三NMOS晶体管的栅极为所述第二电平移位电路的第一输入端，所述第六PMOS晶体管的栅极和所述第四NMOS晶体管的栅极为所述第二电平移位电路的第二输入端，所述第五PMOS晶体管的漏极和所述第三NMOS晶体管的漏极为所述第二电平移位电路的输出端。

2.如权利要求1所述的电平移位电路，其特征在于，所述第一电平移位电路由具有第一阈值电压的MOS晶体管组成，所述第二电平移位电路由具有第二阈值电压的MOS晶体管组成。

3.如权利要求2所述的电平移位电路，其特征在于，所述第二阈值电压大于所述第一阈值电压。

4.如权利要求3所述的电平移位电路，其特征在于，

所述第一PMOS晶体管的漏极连接所述第二PMOS晶体管的栅极和第一NMOS晶体管的漏极，所述第一PMOS晶体管的栅极连接所述第二PMOS晶体管的漏极和第二NMOS晶体管的漏极；

所述第一NMOS晶体管的源极和衬底接地，所述第二NMOS晶体管的源极和衬底接地；

所述第一NMOS晶体管的栅极为所述第一电平移位电路的第一输入端，所述第二NMOS晶体管的栅极为所述第一电平移位电路的第二输入端，所述第一PMOS晶体管的漏极和所述第一NMOS晶体管的漏极为所述第一电平移位电路的输出端。

5.如权利要求4所述的电平移位电路，其特征在于，所述第一电源的电压等于所述反相器的电源电压。

6.如权利要求4所述的电平移位电路，其特征在于，所述第一电源的电压小于所述反相器的电源电压。

7.如权利要求6所述的电平移位电路，其特征在于，所述第一电源的电压范围为1.0伏特～1.2伏特，所述反相器的电源电压范围为1.5伏特～3.3伏特。

8.如权利要求6所述的电平移位电路，其特征在于，所述第一电源的电压范围为1.35伏特～1.65伏特，所述反相器的电源电压范围为1.5伏特～3.3伏特。