[发明专利]半导体结构及其形成方法有效
申请号: | 201310011741.5 | 申请日: | 2013-01-11 |
公开(公告)号: | CN103928330B | 公开(公告)日: | 2017-05-24 |
发明(设计)人: | 韩秋华 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/10 |
代理公司: | 北京集佳知识产权代理有限公司11227 | 代理人: | 骆苏华 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 结构 及其 形成 方法 | ||
1.一种半导体结构的形成方法,其特征在于,包括:
提供半导体层,对所述半导体层进行刻蚀,形成第一开口;
在所述第一开口内填充满应力材料;
对所述应力材料进行刻蚀,形成第二开口,所述第二开口的宽度小于第一开口的宽度,在第二开口侧壁形成应力材料层;
对所述半导体层进行刻蚀,在所述应力材料层的一侧侧壁表面形成鳍部结构;
在所述鳍部结构侧壁表面形成主栅结构,在所述应力材料层的侧壁表面形成背栅结构。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述应力材料层的工艺包括:在所述半导体层表面形成具有第三开口的第一掩膜层,以所述第一掩膜层为掩膜,对所述半导体层进行刻蚀,形成第一开口;在所述第一掩膜层的第三开口侧壁形成侧墙,以所述侧墙和第一掩膜层为掩膜,对所述应力材料进行刻蚀,形成第二开口,在所述第二开口的两侧侧壁形成应力材料层。
3.如权利要求2所述的半导体结构的形成方法,其特征在于,形成所述鳍部结构的工艺包括:去除所述侧墙,对所述第三开口侧壁的第一掩膜层进行刻蚀,形成开口宽度更大的第四开口,在所述第二开口和第四开口内形成第二掩膜层;去除第一掩膜层,以所述第二掩膜层为掩膜,对所述半导体层进行刻蚀,在所述应力材料层的一侧侧壁表面形成鳍部结构;去除所述第二掩膜层。
4.如权利要求3所述的半导体结构的形成方法,其特征在于,所述第二掩膜层的材料与第一掩膜层的材料不同。
5.如权利要求3所述的半导体结构的形成方法,其特征在于,对所述第三开口侧壁的第一掩膜层进行刻蚀的工艺为干法刻蚀工艺或湿法刻蚀工艺。
6.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第二开口的深度大于或等于第一开口的深度。
7.如权利要求1所述的半导体结构的形成方法,其特征在于,当所述半导体结构对应形成PMOS晶体管时,所述应力材料为碳化硅;当所述半导体结构对应形成NMOS晶体管时,所述应力材料为锗硅。
8.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述主栅结构和背栅结构的具体工艺为:在所述鳍部结构和应力材料层侧壁和顶部表面形成栅介质层和位于栅介质层表面的栅电极,利用回刻蚀工艺或化学机械研磨工艺去除位于鳍部结构和应力材料顶部表面的栅介质层和栅电极,在所述鳍部结构侧壁表面形成主栅结构,在所述应力材料层的侧壁表面形成背栅结构。
9.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第一开口的宽度范围为10纳米~100纳米,所述第一开口的深度范围为10纳米~100纳米。
10.如权利要求1所述的半导体结构的形成方法,其特征在于,还包括:在所述主栅结构和背栅结构对应位置两侧的鳍部结构内形成源区和漏区。
11.如权利要求1所述的半导体结构的形成方法,其特征在于,所述半导体层为体硅衬底、体锗衬底、绝缘体上硅衬底的硅材料层或绝缘体上锗衬底的锗材料层。
12.如权利要求1所述的半导体结构的形成方法,其特征在于,当所述半导体层为体硅衬或体锗衬底时,形成鳍部结构后,在所述半导体层表面形成介质材料层。
13.如权利要求1所述的半导体结构的形成方法,其特征在于,当所述半导体层为绝缘体上硅衬底的硅材料层或绝缘体上锗衬底的锗材料层时,所述第二开口的深度与硅材料层或锗材料层的厚度相等。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310011741.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种管节拉合压接方法
- 下一篇:一种管节沉放的压载水系统
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造