[发明专利]半导体结构及其形成方法

说明书

技术领域

本发明涉及半导体制造工艺，特别涉及一种具有双栅结构的半导体结构及其形成方法。

背景技术

随着半导体工艺技术的不断发展，随着工艺节点逐渐减小，金属栅极工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸（CD，Critical Dimension）进一步下降时，即使采用金属栅极工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。

鳍式场效应管（Fin FET）是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层（未标示）和位于栅介质层上的栅电极（未标示）。对于Fin FET，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。

然而，为了进一步提高鳍式场效应管的器件性能，需要提高沟道区的载流子迁移率，即采用应变硅工艺调整沟道区的应力来提高沟道区的载流子迁移率。专利号为“US7915112B2”的美国专利公开了一种提高沟道区的载流子迁移率的鳍式场效应管，形成高K栅介质层后，在所述高K栅介质层表面形成应力金属层，在所述应力金属层表面形成金属栅电极，利用所述应力金属层对鳍式场效应管的沟道区的晶格进行拉伸或压缩，从而有利于提高鳍式场效应管的沟道区的载流子迁移率。

但由于所述应力金属层需要通过高K栅介质层对鳍式场效应管的沟道区的晶格进行拉伸或压缩，会影响高K栅介质层的电学性能，会导致高K栅介质层内的缺陷变多，栅极漏电流增大，栅极击穿电压变小。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，既能提高鳍式场效应管的沟道区的载流子迁移率，又不影响栅介质层的电学性能。

为解决上述问题，本发明技术方案提供了一种半导体结构的形成方法，包括：提供半导体层，对所述半导体层进行刻蚀，形成第一开口；在所述第一开口内填充满应力材料；对所述应力材料进行刻蚀，形成第二开口，所述第二开口的宽度小于第一开口的宽度，在第二开口侧壁形成应力材料层；对所述半导体层进行刻蚀，在所述应力材料层的一侧侧壁表面形成鳍部结构；在所述鳍部结构侧壁表面形成主栅结构，在所述应力材料层的侧壁表面形成背栅结构。

可选的，形成所述应力材料层的工艺包括：在所述半导体层表面形成具有第三开口的第一掩膜层，以所述第一掩膜层为掩膜，对所述半导体层进行刻蚀，形成第一开口；在所述第一掩膜层的第三开口侧壁形成侧墙，以所述侧墙和第一掩膜层为掩膜，对所述应力材料进行刻蚀，形成第二开口，在所述第二开口的两侧侧壁形成应力材料层。

可选的，形成所述鳍部结构的工艺包括：去除所述侧墙，对所述第三开口侧壁的第一掩膜层进行刻蚀，形成开口宽度更大的第四开口，在所述第二开口和第四开口内形成第二掩膜层；去除第一掩膜层，以所述第二掩膜层为掩膜，对所述半导体层进行刻蚀，在所述应力材料层的一侧侧壁表面形成鳍部结构；去除所述第二掩膜层。

可选的，所述第二掩膜层的材料与第一掩膜层的材料不同。

可选的，对所述第三开口侧壁的第一掩膜层进行刻蚀的工艺为干法刻蚀工艺或湿法刻蚀工艺。

可选的，所述第二开口的深度大于或等于第一开口的深度。

可选的，当所述半导体结构对应形成PMOS晶体管时，所述应力材料为碳化硅；当所述半导体结构对应形成NMOS晶体管时，所述应力材料为锗硅。

可选的，形成所述主栅结构和背栅结构的具体工艺为：在所述鳍部结构和应力材料层侧壁和顶部表面形成栅介质层和位于栅介质层表面的栅电极，利用回刻蚀工艺或化学机械研磨工艺去除位于鳍部结构和应力材料顶部表面的栅介质层和栅电极，在所述鳍部结构侧壁表面形成主栅结构，在所述应力材料层的侧壁表面形成背栅结构。

可选的，所述第一开口的宽度范围为10纳米~100纳米，所述第一开口的深度范围为10纳米~100纳米。

可选的，还包括：在所述主栅结构和背栅结构对应位置两侧的鳍部结构内形成源区和漏区。

可选的，所述半导体层为体硅衬底、体锗衬底、绝缘体上硅衬底的硅材料层或绝缘体上锗衬底的锗材料层。