[发明专利]形成密集间距图案的方法

说明书

技术领域

本发明涉及了一种形成多个密集间距的条型图案的方法，特别来说，是涉及了一种使用两次曝光以及同一光掩膜，以形成一串密集间距的接触图案(contact pattern)或接触洞串(contact chain)的方法。

背景技术

在半导体工艺上，为了将集成电路(integrated circuits)的图案顺利地转移到半导体芯片上，必须先将电路图案设计于一光掩膜布局图上，之后依据光掩膜布局图所输出的光掩膜图案(photomask pattern)来制作一光掩膜，并且将光掩膜上的图案以一定的比例转移到该半导体芯片上。而随着半导体电路的积体层次的快速增加，元件的长宽尺寸变得加精细，也使得电路图案的转移质量备受考验。

请参考图1与图2，其中图1是公知技术中一个光掩膜的示意图，图2是以图1的光掩膜来进行曝光工艺时所模拟出来的相对光强度示意图。如图1所示，目标图案(target pattern)100包含有多个条状图形102，每个条状图形102具有一长度约160纳米(nm)、一宽度约38纳米，以及一间距(pitch)约76纳米。在公知的曝光工艺中，为了能精确形成目标图案100，曝光机台会使用二孔偏轴发光(dipole illumination light)作为其光源，如图2所示的光强度模拟示意图，在此操作环境下宽度的关键尺寸(critical dimension,CD)以及分辨率都能达到预定数值；但因为二孔偏轴发光源仅能针对宽度提供优选的分辨率，因此长度的关键尺寸(201.4nm)并无法达到预定的数值。

为了使长度的数值能够达到预设的数值(160nm)，公知技术会将光掩膜上图形的长度刻意缩小，请参考图3与图4，其中图3表示了一种缩小长度的光掩膜图形示意图，图4是利用图3的光掩膜来进行曝光工艺时所模拟出来的相对光强度示意图。如图3所示，将光掩膜上长度缩小，例如从160nm缩小至100nm，结果发现长度的关键尺寸(182.8nm)虽然可以一同缩小，但仍无法达成预定值(160nm)，且长度和宽度的分辨率都会一起下降。

另一种解决前述问题的方法，是将二孔偏轴发光源的双轴光形状改为四偏轴形状(cross-quadruple illumination)。请参考图5，表示了利用四偏轴光以及图1的光掩膜来进行曝光工艺时所模拟出来的相对光强度示意图。当以四偏轴光作为曝光光源以同时增加x轴方向和y轴方向偏轴时，虽然模拟的长度的关键尺寸可以达到预定值，但这会使得宽度的分辨率下降，因此降低了形成图案的质量。

因此，还需要一种新颖的曝光方法以同时能够形成预定密集间距图案，也可以获得优选的分辨率。

发明内容

本发明于是提供一种可以形成良好分辨率的密集间距图案的曝光方法。

根据本发明的一个实施例，本发明提供了一种形成密集间距图案的方法。首先提供一目标图案，其中目标图案包含多个第一条状图案，第一条状图案具有一第一宽度以及一第一长度。接着提供一光掩膜，其具有多个第二条状图案对应于第一条状图案，其中第二条状图案具有一第二宽度以及一第二长度。然后在一曝光系统中利用光掩膜进行一第一曝光工艺，其中第一曝光工艺使用一第一光源，第一光源可以解析出第二条状图案的第二宽度。最后利用光掩膜进行一第二曝光工艺，其中第二曝光工艺使用一第二光源，第二光源不能解析出第二条状图案的第二宽度。

通过本发明所提供的形成密集间距图案的方法，可以形成质量良好的图案。由于只使用了单一个光掩膜，因此不会有公知使用两个光掩膜时重复曝光的问题，也不会有两个光掩膜彼此间干扰(noise)的问题。此外，本发明的技术可以轻易地整合于现有的光刻系统与设备，并不需要额外的成本设备，故可以同时达到节省成本与高质量的需求。

附图说明

图1是公知技术中一个光掩膜的示意图。

图2是利用图1的光掩膜来进行曝光工艺时所模拟出来的相对光强度示意图。

图3所示为一种缩小长度的光掩膜图形示意图。

图4所示是利用图3的光掩膜来进行曝光工艺时所模拟出来的相对光强度示意图。

图5是利用四偏轴光以及图1的光掩膜来进行曝光工艺时所模拟出来的相对光强度示意图。

图6所示为根据本发明一实施例中一种形成密集间距图案的方法的流程示意图。

图7显示了本发明的目标图案的其中一个实施例示意图。

图8所示为本发明光掩膜图案其中一个实施方式的示意图。

图9是利用图8的光掩膜来进行第一曝光工艺时所模拟出来的相对光强度示意图。