[发明专利]一种基于集成电路的输出单元电路

权利要求书

1.一种基于集成电路的输出单元电路，其特征在于，包括

逻辑反相电路，用于对输入信号反相转换并向电平转换单元和输出缓冲单元提供输入信号和偏置电压；

电平转换电路，用于接收逻辑反相电路的输出信号和偏置电压并进行电平转换；

输出缓冲电路，用于接收输入信号、逻辑反相电路提供的偏置电压和电平转换电路的输出信号并向外界输出。

2.根据权利要求1所述的输出单元电路，其特征在于，所述逻辑反相电路包括第一、第二反相器，所述反相器由上拉管与下拉管连接组成。

3.根据权利要求2所述的输出单元电路，所述电平转换电路，包括第一、第二电平转换单元，所述每个电平转换单元分别与所述反相器对应连接，电平转换单元由上拉管与下拉管连接组成。

4.根据权利要求3所述的输出单元电路，所述输出缓冲电路由上拉管与下拉管串接组成。

5.根据权利要求4所述的输出单元电路，其特征在于，所述上拉管均采用P沟道晶体管，所述下拉管均采用N沟道晶体管。

6.根据权利要求5所述的输出单元电路，其特征在于，所述第一反相器由P沟道晶体管M1和N沟道晶体管M2组成，M1与M2的栅极相互连接，作为信号输入端a，M1的源极与一电源VDDH连接，M2的源极接地，M1与M2的漏极相互连接并与第一电平转换单元连接；所述第二反相器由P沟道晶体管M15和N沟道晶体管M16组成，M15与M16的栅极相互连接作为信号输入端b，M15的源极与一电源VDD连接，M16的源极接地，M15与M16的漏极相互连接并与第一电平转换单元、第二电平转换单元和输出缓冲电路连接。

7.根据权利要求6所述的输出单元电路，其特征在于，所述第一电平转换单元由P沟道晶体管M3、M5和N沟道晶体管M7、M9组成，所述晶体管M3 、M5、M7、M9依次串接，M3的源极连接一电源VDDIO,　M3漏极连接M5源极，M5漏极连接M7漏极，M7源极连接M9漏极，M9源极接地，M3栅极与第二电平转换单元相连接，M5栅极连接M15和M16的漏极，M7栅极连接一电源VDDH，M7衬底连接地，M9栅极连接M1和M2的漏极；所述第二电平转换单元由P沟道晶体管M4、M6和N沟道晶体管M8、M10组成，晶体管M4 、M6、M8、M10依次串接，M4的源极连接所述电源VDDIO,　M4漏极连接M6源极并与M3的栅极相连接，M6漏极连接M8漏极，M8源极连接M10漏极，M10源极和衬底相连接地，M4栅极与M3的漏极相连接，M6栅极连接M5栅极，M8栅极连接VDDH，M8衬底连接地，M10栅极与信号输入端a连接。

8.根据权利要求7所述的输出单元电路，其特征在于，所述输出缓冲电路包括P沟道晶体管M11、M12和N沟道晶体管M13、M14，所述 M11、M12、M13、M14依次串接，M11漏极连接M12源极，M12漏极连接M13漏极，M13源极连接M14漏极，M11源极连接所述电源VDDIO，M11栅极连接M4栅极，M12栅极连接到M6栅极，M11衬底和M12衬底连接到所述电源VDDIO，M13栅极连接到所述电源VDDH，M13衬底接地，M14栅极为一信号输入端c，M14的源极接地。