[发明专利]一种基于集成电路的输出单元电路

说明书

技术领域

本发明涉及一种半导体集成电路，尤其涉及一种基于集成电路的输出单元电路。

背景技术

输入/输出单元电路在集成电路中起着很重要的作用。一方面，由于芯片内部的电平电压和外部电平电压的不同，需要将芯片内部信号电平和外部信号电平转换，这是输入/输出单元电路的第一个功能；另一方面，整个芯片需要静电放电（ESD）保护，由输入/输出单元电路来承担静电放电保护最为合适，此为输入/输出单元电路第二个功能。

一般地，电平电压越低功耗越低。随着集成电路制造工艺技术的不断提高，特征尺寸越来越小。减小特征尺寸，既可以减小芯片的面积，也可以降低电平电压，进而降低整个芯片的功耗。因而特征尺寸的缩小总是伴随着电平电压的降低，降低的电平电压减少整个芯片的功耗。有些系统中的芯片电平电压较低，如2.5V和3.3V；有些系统中的芯片电平电压较高如5V。这些芯片往往是不同的公司在不同的时间设计制造的，很难在短时间完全统一电平电压标准。在实际应用中，不同电压芯片互联以交换信息。不同特征尺寸的器件耐压能力不同，一般而言，随着特征尺寸缩小，器件耐压能力也相应减小。 例如，一个5V电平电压的芯片和一个3.3V电平电压芯片互联（实际应用中经常遇到），3.3V 芯片一般采用3.3V 工艺，3.3V 芯片中器件的最高耐压一般不超过4V。当5V 电平电压芯片上的信号传送给3.3V 芯片时，如果设计不好，就会永久性损坏3.3V 的器件。而3.3V的信号传给5V电平芯片容易导致大的电流泄露。这些问题一直是设计师的难题，为此，很多研究者对此问题做了深入研究。然而，过去的研究主要集中在低压互补金属氧化物硅（CMOS）工艺中具有高压输入容忍性的输入/输出单元电路研究。亦即高压信号传送给低压工艺芯片时所遇到安全可靠性问题，未曾有在低压工艺芯片中，可以选择性的输出高压信号或者低压信号的报道和研究，导致目前的实际应用中，不得不使用高压工艺来输出高压信号和低压信号，既增加芯片的面积，也增加芯片的功耗。

发明内容

本发明目的在于克服以上现有技术之不足，提供能输出高压信号但采用低压工艺的输出单元电路，安全可靠，具体有以下技术方案实现：

所述基于集成电路的输出单元电路，包括

逻辑反相电路，用于对输入信号反相转换并向电平转换单元和输出缓冲单元提供输入信号和偏置电压；

电平转换电路，用于接收逻辑反相电路的输出信号和偏置电压并进行电平转换；

输出缓冲电路，用于接收输入信号、偏置电压和电平转换电路的输出信号并向外界输出。

所述输出单元电路的进一步设计在于，所述逻辑反相电路包括第一、第二反相器，所述反相器由上拉管与下拉管连接组成。

所述输出单元电路的进一步设计在于，所述电平转换电路，包括第一、第二电平转换单元，所述每个电平转换单元分别与所述反相器对应连接，电平转换单元由上拉管与下拉管连接组成；

所述输出单元电路的进一步设计在于，所述输出缓冲电路由上拉管与下拉管串接组成。

所述输出单元电路的进一步设计在于，所述上拉管均采用P沟道晶体管，所述下拉管均采用N沟道晶体管。

所述输出单元电路的进一步设计在于，所述第一反相器由P沟道晶体管M1和N沟道晶体管M2组成，M1与M2的栅极相互连接，作为信号输入端a，M1的源极与一电源VDDH连接，M2的源极接地，M1与M2的漏极相互连接并与第一电平转换单元连接；所述第二反相器由P沟道晶体管M15和N沟道晶体管M16组成，M15与M16的栅极相互连接作为信号输入端b，M15的源极与一电源VDD连接，M16的源极接地，M15与M16的漏极相互连接并与第一电平转换单元连接。

所述输出单元电路的进一步设计在于，所述第一电平转换单元由P沟道晶体管M3、M5和N沟道晶体管M7、M9组成，所述晶体管M3 、M5、M7、M9依次串接，M3的源极连接一电源VDDIO,　M3漏极连接M5源极，M5漏极连接M7漏极，M7源极连接M9漏极，M9源极接地，M3栅极与第二电平转换单元相连接，M5栅极连接M15和M16的漏极，M7栅极连接一电源VDDH，M7衬底连接地，M9栅极连接M1和M2的漏极；