[发明专利]半导体存储器件

权利要求书

1.一种半导体存储器件，包括：

存储单元单位，其包括多个存储单元，所述多个存储单元连接于并设置在多个字线和多个位线之间并且构造成响应于受激发的字线而提供读出值；

基准值生成单位，其包括多个基准值生成单元，所述多个基准值生成单元连接于并设置在所述多个字线和单个基准位线之间并且构造成响应于受激发的字线而提供单个基准值，所述单个基准值与确定所述读出值的逻辑状态的中间值相对应；以及

读出电路，其构造成基于所述单个基准值和所述读出值提供读出输出信号，

其中，所述多个基准值生成单元的尺寸不同于所述多个存储单元的尺寸。

2.根据权利要求1所述的半导体存储器件，其中，

每个存储单元和基准值生成单元都包括一个晶体管和一个磁性隧道结，所述基准值生成单元中包含的磁性隧道结大于所述存储单元中包含的磁性隧道结。

3.根据权利要求1所述的半导体存储器件，还包括：

数据确定单元，其构造成接收所述读出输出信号，如果所述读出值大于或等于所述单个基准值则所述数据确定单元确定所述读出值作为第一数据，如果所述读出值小于所述单个基准值则所述数据确定单元确定所述读出值作为第二数据。

4.根据权利要求1所述的半导体存储器件，其中，

所述基准值生成单元单位包括读写单元，所述读写单元构造成利用所述基准位线控制所述基准值生成单元，使得所述基准值生成单元具有预定电阻值。

5.一种半导体存储器件，包括：

基准值生成单元单位，其包括多个基准值生成单元，所述多个基准值生成单元连接于并设置在至少一个第一字线和多个基准生成位线之间并且构造成响应于受激发的第一字线而提供单个基准值，所述多个基准值生成单元的每一个提供与所述单个基准值基本相同的值，所述单个基准值与确定读出值的逻辑状态的中间值相对应；

存储单元单位，其包括多个存储单元，所述多个存储单元连接于并设置在多个第二字线和多个位线之间并且构造成响应于受激发的第二字线而提供所述读出值；以及

读出电路，其构造成基于所述单个基准值和所述读出值提供读出输出信号。

6.根据权利要求5所述的半导体存储器件，还包括：

基准值控制单元，其构造成生成基准控制信号，用于控制供应给与所述多个基准值生成单元相连的所述多个基准生成位线或源极线的基准生成信号，以便于确定所述单个基准值。

7.根据权利要求5所述的半导体存储器件，其中，

每个存储单元都包括在相应位线与相应源极线之间串联地连接的一个磁性隧道结和一个晶体管，所述晶体管响应于相应的第二字线的激发而执行开关操作。

8.根据权利要求7所述的半导体存储器件，其中，

每个基准值生成单元都包括在相应基准生成位线与相应源极线之间串联地连接的一个磁性隧道结和一个晶体管，所述晶体管响应于所述第一字线的激发而执行开关操作。

9.根据权利要求8所述的半导体存储器件，其中，

所述基准值生成单元中包含的磁性隧道结大于所述存储单元中包含的磁性隧道结。

10.根据权利要求5所述的半导体存储器件，其中，

所述单个基准值基于与受激发的第一字线相连的基准值生成单元的平均电阻值而生成。

11.根据权利要求10所述的半导体存储器件，其中，

所述平均电阻值通过所述基准值生成单元中包含的一部分或全部基准值生成单元而获得。