[发明专利]半导体存储器件

说明书

技术领域

本发明涉及半导体存储器件，更具体地说涉及包括基准值生成单元的半导体存储器件。

背景技术

闪速存储器是一种非易失性存储器，为了克服闪速存储器的限制存储器制造商已经开发出下一代存储器。这种下一代存储器包括铁电随机存取存储器（ferroelectric random access memory，FeRAM）、磁阻式随机存取存储器（magnetic RAM，MRAM）、相变随机存取存储器（phase change RAM，PCRAM）、纳米浮动栅极存储器（nano floating gate memory，NFGM）、电阻式随机存取存储器（resistive RAM，ReRAM）以及自旋转移力矩磁阻式随机存取存储器（spin transfer torque magnetic RAM，STTRAM）。

STTRAM是一种利用电子的自旋特性采用磁性隧道结来控制电流的存储器。尽管需要高精度地形成薄膜，但是STTRAM结构简单，具有低于30nm的超高集成度以及低能耗。

发明内容

本发明的各个实施例旨在提供一种半导体存储器，其可以补偿用于确定写入存储单元中的数据的比特值的基准值的变化。基准值的变化可能是因为例如制造工序的变化而引起的。

本发明的各个实施例还旨在提供一种半导体存储器，其包括尺寸与数据写入的存储单元的尺寸不同的基准值生成单元，并且该半导体存储器构造成将基准值生成单元的输出信号与存储单元的输出信号进行比较以确定写入存储单元中的数据的比特值。

此外，本发明的各个实施例旨在通过如下方式提高空间效率：包括单个基准值生成单元并且控制供应给基准值生成单元的写电流，以控制因为基准值生成单元的尺寸偏差所导致的基准值的变化，而基准值生成单元的尺寸偏差可能是因为制作工艺的变化所引起的。

根据本发明的一个实施例，一种半导体存储器件包括：存储单元单位，其包括多个存储单元，所述多个存储单元连接在多个字线和多个位线之间并且构造成响应于受激发的字线而提供读出值；基准值生成单位，其包括多个基准值生成单元，所述多个基准值生成单元连接在所述多个字线和基准位线之间并且构造成响应于受激发的字线而提供单个基准值；以及读出电路，其构造成基于所述单个基准值和所述读出值提供读出输出信号。

每个存储单元和基准值生成单元都包括一个晶体管和一个磁性隧道结，所述基准值生成单元中包含的磁性隧道结大于所述存储单元中包含的磁性隧道结。

所述半导体存储器件还包括数据确定单元，所述数据确定单元构造成接收所述读出输出信号，如果所述读出值大于或等于所述单个基准值则所述数据确定单元确定所述读出值作为第一数据，如果所述读出值小于所述单个基准值则所述数据确定单元确定所述读出值作为第二数据。

所述基准值生成单元单位包括读写单元，所述读写单元构造成利用所述基准位线控制所述基准值生成单元，使得所述基准值生成单元具有预定电阻值。

根据本发明的另一个实施例，一种半导体存储器件包括：基准值生成单元单位，其包括多个基准值生成单元，所述多个基准值生成单元连接在至少一个第一字线和多个基准生成位线之间并且构造成响应于受激发的第一字线而提供单个基准值；存储单元单位，其包括多个存储单元，所述多个存储单元连接在多个第二字线和多个位线之间并且构造成响应于受激发的第二字线而提供读出值；以及读出电路，其构造成基于所述单个基准值和所述读出值提供读出输出信号。

所述半导体存储器件还包括基准值控制单元，所述基准值控制单元构造成生成基准控制信号，用于控制供应给与所述多个基准值生成单元相连的所述多个基准生成位线或源极线的基准生成信号，以便于确定所述单个基准值。

每个存储单元都包括在相应位线与相应源极线之间串联地连接的一个磁性隧道结和一个晶体管，所述晶体管响应于相应的第二字线的激发而执行开关操作。

每个基准值生成单元都包括在相应基准生成位线与相应源极线之间串联地连接的一个磁性隧道结和一个晶体管，所述晶体管响应于所述第一字线的激发而执行开关操作。

所述基准值生成单元中包含的磁性隧道结大于所述存储单元中包含的磁性隧道结。

所述单个基准值基于与受激发的第一字线相连的基准值生成单元的平均电阻值而生成。

所述平均电阻值通过所述基准值生成单元中包含的一部分或全部基准值生成单元而获得。