[发明专利]存储器漏电控制装置

说明书

技术领域

本发明是有关于一种漏电控制装置，且特别是有关于一种存储器的漏电控制装置。

背景技术

动态随机存取存储器(dynamic random access memory,DRAM)是目前很普遍的半导体存储元件。传统动态随机存取存储器的感测放大器通常利用一个P型功率晶体管与一个N型功率晶体管来作为电源开关，以在启动感测放大器时提供感测放大器电源。

然由于传统动态随机存取存储器在待机模式(standby mode)下，会对存储元件执行预充电(pre-charging)，将位元线及互补位元线(complementary bit line)预充电至预定电压电平。例如，将位元线及互补位元线预充电至供应电压VDD、半供应电压VDD/2、接地电压VSS或其他参考电压。如此将使做为感测放大器电源开关的P型功率晶体管与N型功率晶体管通道无法完全关闭，而在P型功率晶体管与N型功率晶体管上产生漏电电流，造成额外的功率消耗。

发明内容

本发明提供一种存储器漏电控制装置，可有效改善存储器电路的漏电情形，降低电源消耗。

本发明提出一种存储器漏电控制装置，包括存储器电路、第一功率晶体管、第二功率晶体管以及漏电控制单元。其中第一功率晶体管耦接于存储器电路与位元线电压之间。第二功率晶体管耦接于存储器电路与接地电压之间。漏电控制单元耦接第一功率晶体管与第二功率晶体管的栅极与基底，于存储器电路处于待机状态时分别调整施加于第一功率晶体管与第二功率晶体管的栅极电压与基底电压的至少其一，以加强抑制流经第一功率晶体管与第二功率晶体管的漏电电流。

在本发明的一实施例中，上述的第一功率晶体管为P型功率晶体管，第二功率晶体管为N型功率晶体管。

在本发明的一实施例中，上述的漏电控制单元更于存储器电路处于待机状态时将施加于第一功率晶体管的栅极的第一栅极电压调整至大于位元线电压，并将施加于第二功率晶体管的栅极的第二栅极电压调整至小于接地电压。

在本发明的一实施例中，上述的漏电控制单元更于存储器电路处于待机状态时将施加于第一功率晶体管的基底的第一基底电压调整至大于位元线电压，并将施加于第二功率晶体管的基底的第二基底电压调整至小于接地电压。

在本发明的一实施例中，上述的存储器电路包括感测放大器。

在本发明的一实施例中，上述的存储器电路包括数据储存电路。

基于上述，本发明通过漏电控制单元调整存储器电路处于待机状态时施加于第一功率晶体管与第二功率晶体管的栅极电压与基底电压的至少其一，以加强抑制流经第一功率晶体管与第二功率晶体管的漏电电流，降低电源消耗。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1绘示为本发明一实施例的存储器漏电控制装置的示意图。

图2绘示为本发明另一实施例的存储器漏电控制装置的示意图。

其中，附图标记说明如下：

100：存储器漏电控制装置

102：存储器电路

104：漏电控制单元

M1、M2：功率晶体管

VBL：位元线电压

VSS：接地电压

VG1：第一栅极电压

VG2：第二栅极电压

VB1：第一基底电压

VB2：第二基底电压

P1、P2：节点

具体实施方式

图1绘示为本发明一实施例的存储器漏电控制装置的示意图。存储器漏电控制装置100包括存储器电路102、功率晶体管M1、功率晶体管M2以及漏电控制单元104。在本实施例中功率晶体管M1为P型功率晶体管，而功率晶体管M2为N型功率晶体管，另外存储器电路102则可例如为感测放大器、数据储存电路或其他应用。功率晶体管M1、功率晶体管M2作为电源供应开关的电路。其中功率晶体管M1耦接于存储器电路102与位元线电压VBL之间，且功率晶体管M1的栅极耦接至漏电控制单元104，另外功率晶体管M2则耦接于存储器电路102与接地电压VSS之间，且其栅极耦接至漏电控制单元104。