[发明专利]电荷泵电路及存储器

说明书

技术领域

本发明涉及电路设计技术领域，特别涉及一种电荷泵电路及存储器。

背景技术

随着半导体技术的发展，基于低功耗、低成本的设计要求，存储器的电源电压通常比较低，例如2.5V、1.8V等。然而，为了实现存储信息的读写，通常需要远高于电源电压的编程电压和擦除电压，例如8V、11V等。因此，电荷泵电路被广泛应用于存储器中，用于通过较低的电源电压获得较高的编程电压和擦除电压。

图1所示为两级Dickson电荷泵示意图。参考图1，Dickson电荷泵每一个升压级由一个二极管接法的NMOS管（栅极与漏极连接）、连接于NMOS管源极的电容构成，电容的另一端连接于时钟振荡电路。其中，每一升压级的电容为等值的耦合电容，时钟振荡电路产生的两相不重叠时钟，时钟的幅度一般与电源电压VDD相等。电荷泵工作时，当为低电平，电源VDD通过NMOS管对C1充电，当为高电平时，C1上极板电压跳变为2*VDD，给C2充电，这样，电荷就从左边传到了右边。而当又为低电平时，由于二极管接法NMOS管的单向导通性，电荷无法从右边传输回左边，这样，随着电荷泵级数的增加，电荷就源源不断地从电源传递到输出端，从而得到所需的高压Vout。

图2所示是现有的一种电荷泵电路应用于存储器中的结构示意图。参考图2，以对存储阵列进行擦除操作为例进行说明。在需要对存储阵列16中的存储单元进行擦除操作时，现有的电荷泵电路输出的高压VEP通过擦除控制单元14输出给译码电路15，为译码电路15提供偏置电压，译码电路15为存储阵列16提供擦除电压。现有的电荷泵电路包括：时钟驱动单元11、升压单元12、上升摆幅控制单元13和调整晶体管MN1。所述时钟驱动单元11适于输出频率固定的时钟驱动信号CLK，在所述时钟驱动信号CLK的驱动下，所述升压单元12输出升压电压HVE。升压单元12的电路结构可以为图1所示的两级Dickson电荷泵，所述时钟驱动信号CLK即为图1中的两相不重叠时钟，所述升压电压HVE即为图1中的高压Vout。所述上升摆幅控制单元13根据所述升压电压HVE输出上升摆幅控制信号GRAMP，适于对所述调整晶体管MN1的栅极进行控制，使所述调整晶体管MN1源极输出的高压VEP的上升速率受到限制，防止所述高压VEP上升过快而导致存储单元出现栅氧化层的可靠性问题。为了减小电压损耗，所述调整晶体管MN1通常选用零阈值NMOS管。零阈值NMOS管的阈值电压非常低，接近于零，又被称为native NMOS。

图3是图2所示电荷泵电路中各单元输出信号的波形示意图。电荷泵电路开启后，所述时钟驱动单元11开始输出频率固定的时钟驱动信号CLK，在所述时钟驱动信号CLK的驱动下，升压单元12输出的升压电压HVE经过一段时间后达到稳定，在上升摆幅控制单元13输出的上升摆幅控制信号GRAMP的控制下，电荷泵电路输出的高压VEP的上升速度明显放缓。

在低功耗系统中，每微秒的单位时间内流过系统的电流称之为峰值电流，基于低功耗的设计需求，系统要求峰值电流不能超过1mA。现有技术中，为了满足峰值电流的要求，图1所示电荷泵电路中的时钟驱动单元11输出的时钟驱动信号CLK的频率较低。在对存储阵列16中的存储单元进行编程或擦除操作时，译码电路15与存储阵列16中存在漏电流，漏电流的总和即是提供编程电压或擦除电压的电荷泵电路的漏电流负载。当时钟驱动单元11输出的时钟驱动信号CLK的频率放慢以后，为了满足漏电流负载的要求，使电荷泵电路各级间电荷转移量不变，每级电荷泵电路需具有较大的电容，以储存大量电荷，然而，电容增大会造成电荷泵电路面积的增大，不符合电路集成性高的要求。因此，提供一种电路面积小、功耗低的电荷泵电路就成了一个亟待解决的问题。

更多关于低功耗的电荷泵电路的技术方案可以参考申请号为03156438.0、发明名称为高精度低功耗电荷泵电路的中国专利申请文件。

发明内容

本发明解决的问题是提供一种电路面积小、功率损耗低的电荷泵电路。