[发明专利]阵列基板及其制作方法及液晶显示装置有效
申请号: | 201310030582.3 | 申请日: | 2013-01-25 |
公开(公告)号: | CN103969902B | 公开(公告)日: | 2017-04-12 |
发明(设计)人: | 许睿 | 申请(专利权)人: | 北京京东方光电科技有限公司 |
主分类号: | G02F1/1343 | 分类号: | G02F1/1343;G02F1/1368;G02F1/1362;H01L27/12 |
代理公司: | 北京派特恩知识产权代理有限公司11270 | 代理人: | 武晨燕,张颖玲 |
地址: | 100176 北京市*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 阵列 及其 制作方法 液晶 显示装置 | ||
1.一种阵列基板,包括:栅线、数据线、以及由栅线和数据线交叉形成的像素单元,所述像素单元内形成第一薄膜晶体管和像素电极,所述像素电极具有狭缝结构,其特征在于,所述阵列基板还包括第二薄膜晶体管,所述第二薄膜晶体管包括第一公共电极和第二公共电极,且所述第二薄膜晶体管设置为当数据线信号为高电平时开启,并将第一公共电极的信号传输至第二公共电极。
2.如权利要求1所述的阵列基板,其特征在于,所述第二薄膜晶体管的栅极与所述数据线同层,且连接,所述第一公共电极和所述第二公共电极分别形成所述第二薄膜晶体管的源极和漏极。
3.如权利要求1或2所述的阵列基板,其特征在于,所述第一薄膜晶体管的栅极与所述栅线同层,且连接,所述第一薄膜晶体管的源极和漏极与所述数据线同层,且所述第一薄膜晶体管的源极与所述数据线连接,所述第一薄膜晶体管的源极与漏极之间形成沟道,所述第一薄膜晶体管的漏极与所述数据线不连接。
4.如权利要求1或2所述的阵列基板,其特征在于,所述阵列基板具体包括:
栅线和第一薄膜晶体管的栅极,形成于所述基板的上方;
栅绝缘层,覆盖所述栅线和所述第一薄膜晶体管的栅极及所述基板;
第一公共电极,形成于所述栅绝缘层上方;
第一钝化保护层,覆盖所述栅绝缘层及所述第一公共电极;
第二公共电极,形成于所述第一钝化保护层上方;
有源层,形成于与所述第一薄膜晶体管的栅极和所述数据线对应的第一钝化保护层的上方;
第二钝化保护层,覆盖与所述第二薄膜晶体管对应的有源层;
数据线及第一薄膜晶体管的源极和漏极,所述数据线形成于所述第一钝化保护层的上方,所述第一薄膜晶体管的源极和漏极形成于与所述第一薄膜晶体管对应的有源层的上方,且与所述数据线同层,所述第一薄膜晶体管的源极与漏极之间形成有沟道;
第三钝化保护层,覆盖所述数据线、所述第一薄膜晶体管的源极和漏极、所述第二公共电极、所述有源层及所述第一钝化保护层;
像素电极,形成于所述第三钝化保护层上方;
其中,所述第一钝化保护层上形成有第一过孔,所述第一过孔中填充有源层,所述第一公共电极与所述第二公共电极通过所述第一过孔中的有源层连接;所述第三钝化保护层上形成有第二过孔,所述第二薄膜晶体管的漏极与所述像素电极通过所述第二过孔连接。
5.如权利要求1或2所述的阵列基板,其特征在于,所述栅线的膜层厚度为200-400nm,所述栅绝缘层的膜层厚度为300-500nm。
6.如权利要求1或2所述的阵列基板,其特征在于,所述第一公共电极的膜层厚度为30-70nm,所述第一钝化保护层的膜层厚度为300-600nm,所述有源层的膜层厚度为140-300nm,所述第二公共电极的膜层厚度为300-500nm。
7.一种阵列基板的制作方法,包括:在基板上形成栅线和数据线,使所述栅线和所述数据线交叉形成像素单元,所述像素单元内形成第一薄膜晶体管和像素电极,所述像素电极具有狭缝结构,其特征在于,所述制作方法还包括:在所述基板上形成第二薄膜晶体管,所述第二薄膜晶体管包括第一公共电极和第二公共电极,且所述第二薄膜晶体管设置为当数据线信号为高电平时开启,并将第一公共电极的信号传输至第二公共电极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京京东方光电科技有限公司,未经北京京东方光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310030582.3/1.html,转载请声明来源钻瓜专利网。