[发明专利]半导体器件及其制造方法

说明书

本发明公开了一种半导体器件的制造方法，包括：在包含硅元素的衬底上形成栅极堆叠结构；在衬底中形成富镍相硅化物；执行离子注入，向富镍相硅化物中注入掺杂离子；执行驱动退火，使得富镍相硅化物转变为镍基金属硅化物以用作源漏区，并使得镍基金属硅化物与衬底界面处形成介质层。依照本发明的半导体器件及其制造方法，通过向富镍相金属硅化物中注入掺杂离子后再退火，在将富镍相金属硅化物转变为低电阻镍基硅化物的同时还在硅化物与衬底之间形成了超薄介质层，从而有效降低了肖特基势垒高度，提高了器件的驱动能力。

技术领域

本发明涉及一种半导体器件及其制造方法，特别是涉及一种能有效降低金属硅化物/硅之间的肖特基势垒高度的MOSFET及其制造方法。

背景技术

随着传统MOSFET器件持续按比例缩小，源漏电阻不随沟道尺寸缩小而按比例降低，特别是接触电阻随着尺寸减小而近似平方倍增加，使等效工作电压下降，大大影响了按比例缩小的器件的性能。如果在现有MOSFET制造技术中将传统的高掺杂源/漏替换为金属硅化物源漏，可以大幅减小寄生串联电阻以及接触电阻。

如图1所示，为现有的金属硅化物源/漏MOSFET(也被称为肖特基势垒源/漏MOSFET)示意图，在体硅衬底1A或绝缘体上硅(SOI)衬底1B中的沟道区2A或2B两侧形成金属硅化物源漏区3A和3B，沟道区上依次形成有栅极结构4A/4B以及栅极侧墙5A/5B，其中金属硅化物被完全作为直接接触沟道的源/漏极材料，无需传统的用于形成高掺杂源漏的离子注入工序。器件衬底中还可以设置浅沟槽隔离STI6A/6B，图中STI并非直接介于体硅衬底和SOI衬底之间，而仅仅是为了方便示例起见，两种衬底实际不相连。

在上述肖特基势垒源漏MOSF ET中，器件的驱动能力取决于金属硅化物源漏3A/3B与沟道区2A/2B之间的肖特基势垒高度(SBH)。随着SBH降低，驱动电流增大。器件模拟的结果显示，当SB H降低至约0.1eV时，金属硅化物源漏MOSFET可达到与传统大尺寸高掺杂源漏MOSFET相同的驱动能力。

金属硅化物通常是镍基金属硅化物，例如由Ni、NiPt、NiPtCo与衬底沟道区中的Si反应生成的NiSi、NiPtSi、NiPtCoSi等等。对于镍基金属硅化物和硅之间的接触而言，SBH(或记做φ_b)通常较大，例如0.7eV，因此器件的驱动电流较小，制约了通过镍基金属硅化物降低源漏电阻的新型MOSFET的应用，因此需要一种能有效降低镍基金属硅化物源漏与硅沟道之间的SBH的新器件及其制造方法。

如图2A至2D所示，为一种金属硅化物作为掺杂源(SADS)的降低镍基金属硅化物与硅之间SBH的方法步骤的剖面示意图。其中，首先如图2A所示，在衬底1上形成包括栅极绝缘层41、栅极导电层42的栅极堆叠结构4A，在栅极堆叠结构4A两侧形成栅极侧墙5A。其次如图2B所示，在器件上沉积镍基金属层，通常包括Ni、NiPt、NiCo、NiTi或其三元合金，然后执行一步自对准硅化物(SALICIDE)工艺(约500℃下退火，形成镍基金属硅化物的低阻相)，或执行两步SALICIDE工艺(约300℃下第一次退火，形成Ni的富集相，去除未反应的金属后，在约500℃下第二次退火，形成镍基金属硅化物的低阻相)，由此消耗部分衬底1的Si并在其中形成镍基金属硅化物的源漏区3A。特别地，当前的SALICIDE工艺优选采用两步退火法。接着如图2C所示，对镍基金属硅化物源漏区3A执行离子注入，对于pMOS而言注入硼((B)等p型杂质离子，对于nMOS而言注入砷(As)等n型杂质离子。最后如图2D所示，执行驱动退火，注入的离子在驱动退火(例如约4450～850℃)的驱动下聚集、凝结在源漏区3A与衬底1的沟道区之间的界面处，形成掺杂离子的凝聚区7，从而有效降低了SBH，提高了器件的驱动能力。