[发明专利]一种实时信号的生成方法及装置

说明书

技术领域

本发明涉及数字信号处理及软件无线电领域，尤其涉及一种实时信号生成方法及装置。

背景技术

随着通信技术不断地从模拟向数字化转变，现代信号生成系统越来越多使用软件无线电设备实现，软件无线电设备大量的信号处理都是由高性能的处理器在数字域里实现的。目前，使用数字处理器的信号生成方法主要有两种，一种是在信号最高频率较小时，使用满足奈奎斯特定律的处理器来完成实时信号的生成，即处理器的工作时钟大于信号最高频率的2倍。一种是在信号最高频率较大时，在低速率处理器上将信号的波形预先存储起来，通过快速播放的方式来完成信号生成。

当使用第一种方法生成信号时，信号频率越高，要求信号处理器的工作时钟越高，同时价格也越高，而且市场上的信号处理器工作时钟也不是无限制高。当使用第二种方法生成信号时，在要求多路信号并行生成情况下，就会产生很大的延时，无法满足实时响应要求。

常规实时信号生成是将一定带宽的基带信号通过正交调制生成一个较高频率附近的带宽信号，被调制的载波频率远远大于信号带宽。由于信号处理器的DDS（直接数字式频率合成器）单元生成的本振频率只能小于工作时钟的二分之一，因此随着载波频率的增大，会大大增加处理器成本，并且生成不了最高频率高于工作时钟的信号。

发明内容

鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的实时信号生成方法及装置。

依据本发明的一个方面，提供了一种实时信号生成方法，包括：

信号处理器每个工作时钟读取一个以工作时钟为采样率的基带信号的数据点，并将读取的每个基带信号数据点并行分为n路基带信号数据；

信号处理器每个工作时钟分别生成n个组合后可构成一个载波信号且以工作时钟为采样率的低频正弦信号的数据点和低频余弦信号的数据点；其中，各路低频信号数据点的频率f_z′=f_z-k·f_o′2，式中k取满足0≤f_z′≤f_o′2的正整数，f_o′为工作时钟，f_z为设定的取值大于信号处理器最大工作时钟的待生成信号的中心频率，其中，当k的取值为奇数时，以工作时钟为采样率的n个低频正弦信号数据点和n个低频余弦信号数据点需要每隔一个工作时钟，做一次符号反转；

信号处理器将所述n路基带信号与n个低频正弦信号数据点、n个低频余弦信号数据点进行正交调制，得到并行的n路调制信号后，将所述n路调制信号按时序存入缓存，并按照先入先出原则，每个工作时钟读取一组n路调制信号输出。

进一步地，本发明所述方法中，按照信号带宽，工作时钟和分路个数n生成原型FIR滤波器，将原型FIR滤波器分为n个分支滤波器，第一个分支FIR滤波器从原型FIR滤波器的第一个值开始，每隔n个点取一个值，直到结尾，同理第n个分支滤波器从原型滤波器的第n个值开始取值，每隔n个值取一个，直到结尾。所述信号处理器利用分支FIR滤波器，在每个工作时钟读取一个基带信号数据点，分别使用n个分支FIR滤波器将读取的每个所述基带信号数据点并行分为n路数据点，从而完成将一路以工作时钟为采样率的基带信号并行分为n路以工作时钟为采样率的基带信号。

其中，原型FIR滤波器为低通滤波器，需满足采样率为n·f_o′，通带截止频率大于等于基带信号带宽，小于等于工作时钟。

进一步地，本发明所述方法中，所述信号处理器通过设置n个低频正弦信号数据点的初相依次为θ、2πf_z/nf_o′+θ、…、2π(n-1)f_z/nf_o′+θ，实现n个低频正弦信号数据点组合后构成一个正弦型载波信号；通过设置n个低频余弦信号数据点的初相依次为θ、2πf_z/nf_o′+θ、…、2π(n-1)f_z/nf_o′+θ，实现n个低频余弦信号数据点组合后构成一个余弦型载波信号；其中，θ为自由值。

进一步地，本发明所述方法中，所述信号处理器通过设置n个DDS的频率均为f_z′、初相分别为2π(i-1)f_z/nf_o′+θ，i＝1,2,...,n，实现在每个工作时钟到达时，利用n个DDS分别生成n个以工作时钟为采样率的低频正弦信号数据点和低频余弦信号的数据点。