[发明专利]制造FINFET器件的方法

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地来说涉及制造FinFET器件的方法。

背景技术

半导体集成电路(IC)产业已经经历了呈指数型增长。在IC材料和设计的技术进步已经制造了几个时代IC，其中，每个时代都比先前时代具有更小并且更复杂的电路。在IC演进过程中，随着几何尺寸(即，可以使用制造工艺生产的最小部件(或者线路))减小，功能密度(即，单位芯片面积上互连器件的数量)通常增加。这种尺寸减小工艺通常通过提高生产效率和降低相关成本提供优势。这种尺寸减小工艺通常通过提高生产效率和降低相关成本提供优势。

这种尺寸减小工艺也增加了加工和制造IC的复杂性，并且对于要实现的进步，需要IC加工和制造期间的类似发展。例如，已经引入了三维晶体管(例如，鳍式场效应晶体管(FinFET))来替换平面晶体管。鳍式晶体管具有与顶面和相对侧壁相关联的沟道(称为鳍沟道)。鳍沟道具有通过顶面和相对侧壁限定的总沟道宽度。尽管现有的FinFET器件和制造FinFET器件的方法通常足以满足它们的期望目的，但是它们不能在所有方面完全令人满意。例如，尤其在鳍的端部处的鳍宽度和轮廓的变形增大了FinFET工艺发展中的难度。期望改进该区域。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种用于制造鳍式场效应晶体管(FinFET)器件的方法，所述方法包括：提供半导体衬底；蚀刻所述半导体衬底以形成包括伪鳍和有源鳍的鳍结构；在所述半导体衬底上形成图案化光刻胶层以限定第一组伪鳍和第二组伪鳍，其中，所述图案化光刻胶层暴露所述第一组伪鳍；通过所述图案化光刻胶层蚀刻所述第一组伪鳍；以及在蚀刻所述第一组伪鳍之后，在所述半导体衬底上形成浅沟槽隔离件(STI)。

在该方法中，所述有源鳍设置在所述伪鳍之间。

在该方法中，在所述蚀刻期间部分去除所述第一组伪鳍。

在该方法中，在所述蚀刻期间完全去除所述第一组伪鳍。

在该方法中，通过蚀刻所述第一组伪鳍在所述有源鳍和所述第二组伪鳍之间形成开放空间。

在该方法中，通过蚀刻所述第一组伪鳍在所述有源鳍之间形成开放空间。

根据本发明的另一方面，提供了一种用于制造鳍式场效应晶体管(FinFET)的方法，所述方法包括：接收FinFET前体，所述FinFET前体包括：半导体衬底；伪鳍和有源鳍，形成在所述半导体衬底上；和浅沟槽隔离(STI)区，形成在所述半导体衬底上并且设置在所述伪鳍和所述有源鳍中的任两个鳍之间；形成图案化光刻胶层以限定第一组伪鳍和第二组伪鳍；以及通过所述图案化光刻胶层蚀刻所述第一组伪鳍。

在该方法中，在形成所述伪鳍和所述有源鳍之后，形成所述STI区域。

在该方法中，所述有源鳍设置在所述伪鳍之间。

在该方法中，通过外延生长工艺在有源鳍和所述伪鳍的凹陷表面上形成源极和漏极结构。

在该方法中，蚀刻所述第一组伪鳍包括第一蚀刻阶段和第二蚀刻阶段。

在该方法中，所述第一蚀刻阶段选择性地去除位于所述第一组伪鳍的一部分上的源极和漏极结构。

在该方法中，所述第二蚀刻阶段包括通过所述源极和漏极结构的去除制成的开口使所述第一组伪鳍的所述一部分凹陷。

在该方法中，位于所述第一组伪鳍的另一部分上的栅极结构在所述蚀刻期间保持完好。

在该方法中，所述第一组伪鳍的所述另一部分在所述蚀刻期间保持完好。

在该方法中，在所述蚀刻期间通过所述图案化光刻胶层保护所述第二组伪鳍。

在该方法中，在所述蚀刻期间通过所述图案化光刻胶层保护所述有源鳍。

该方法进一步包括：在蚀刻所述第一组伪鳍之后，在所述半导体衬底上形成层间介电(ILD)层；以及通过化学机械抛光(CMP)工艺平坦化所述ILD层。

在该方法中，所述ILD层填充在所述蚀刻期间形成在所述半导体衬底上的空隙。

根据本发明的又一方面，提供了一种用于制造鳍式场效应晶体管(FinFET)器件的方法，所述方法包括：提供半导体衬底；在所述半导体衬底上形成伪鳍和有源鳍，其中，所述有源鳍设置在所述伪鳍之间；在所述伪鳍和所述有源鳍上形成图案化光刻胶层以暴露所述伪鳍的一部分；蚀刻所述伪鳍的暴露部分以在所述有源鳍和所述伪鳍的剩余部分之间形成开放空间；以及在形成所述开放空间之后形成浅沟槽隔离件(STI)。

附图说明