[发明专利]沟槽隔离结构的形成方法

说明书

技术领域

本发明属于半导体制造领域，特别是涉及沟槽隔离结构的形成方法。

背景技术

随着半导体技术的发展，衬底上电路元件变得越来越密集。为了防止元件间的相互作用，通常在晶体管有源区之间形成沟槽，然后在沟槽中填充介质材料以形成沟槽隔离结构（S TI）来达到电学隔离。但是随着集成电路中元件密度的持续增加，这些沟槽的宽度也相应不断减小，因此增加了沟槽的深宽比。深宽比定义为沟槽的深度与宽度的比值。高深宽比的典型值大于3:1，高深宽比的沟槽难以淀积形成厚度均匀的膜，并且会产生夹断和孔洞。

现有技术中，高密度等离子体（HDP，high density plasma）工艺因其沟槽填充能力强、沉积薄膜质量好以及耗时短而得到了广泛应用。但使用等离子体工艺进行填充，会对沟槽内的衬垫层造成破坏；而且随着深宽比的进一步增大，该方法已经难以满足无间隙填充要求。更多关于HDP工艺的知识，请参考1999年2月16日公开的公开号为US5872058A的美国专利文献。

现有技术中，还采用高纵深比填沟工艺（HARP,High Aspect Ratio Process）来实现高深宽比沟槽的无间隙填充。常采用正硅酸乙酯（TEOS）与O₃作为反应剂，在680-730℃下淀积，生成的SiO₂具有非常好的保形性，可以很好的填充深宽比大于6:1的沟槽。但是该方法生成的SiO₂层致密度小，导致吸收水汽，并且张力很大。

发明内容

本发明解决的问题是在填充高深宽比的沟槽时SiO₂层容易形成孔洞，而且形成的SiO₂层致密度小、张力大。

为解决上述问题，本发明提供一种沟槽隔离结构的形成方法，包括：

提供衬底，所述衬底上形成有沟槽，所述衬底位于反应腔内；在所述沟槽的侧壁和底部形成第一氧化硅薄膜层；在反应腔内通入含硅气体，所述第一氧化硅薄膜层表面吸附含硅气体；在所述反应腔内通入含氧气体，所述含氧气体与所述第一氧化硅薄膜层表面吸附的含硅气体反应生成第二氧化硅薄膜层；或者，在反应腔内通入含硅气体，使所述含氧气体激发形成第一含氧等离子体，所述第一含氧等离子体与所述第一氧化硅薄膜层表面吸附的含硅气体反应生成第二氧化硅薄膜层；重复所述通入含硅气体、含氧气体、生成第二氧化硅薄膜层的步骤，直至所述沟槽被完全填充。

可选地，使用TEOS与O₃或O₂反应形成所述第一氧化硅薄膜层。

可选地，形成所述第一氧化硅薄膜层后，通入含硅气体之前，在所述反应腔内通入第二含氧等离子体以去除所述第一氧化硅薄膜层表面的杂质。

本发明中，除第一氧化硅薄膜层之外的所有氧化硅薄膜层均被称为第二氧化硅薄膜层，即含硅气体与含氧气体或第一含氧等离子体反应生成的氧化硅薄膜层均称为第二氧化硅薄膜层。

可选地，在至少一次形成所述第二氧化硅薄膜层后，在所述反应腔内通入第二含氧等离子体以去除所述第二氧化硅薄膜层表面的杂质。即每形成一层所述第二氧化硅薄膜层后，可在所述反应腔内通入第二含氧等离子体以去除该层所述第二氧化硅薄膜层表面的杂质。

可选地，形成所述第一氧化硅薄膜层后，通入含硅气体之前，在所述反应腔内通入惰性等离子体轰击所述第一氧化硅薄膜层。

可选地，在至少一次形成所述第二氧化硅薄膜层后，在所述反应腔内通入惰性等离子体轰击所述第二氧化硅薄膜层。即每形成一层所述第二氧化硅薄膜层后，可在所述反应腔内通入惰性等离子体轰击该层所述第二氧化硅薄膜层。

可选地，所述含硅气体为SiH₄或TEOS。

可选地，所述含氧气体为O₂或O₃。

可选地，所述第二含氧等离子体为O₂等离子体。

可选地，激发所述含氧气体为第一含氧等离子体的功率为100-2000W。

可选地，所述含氧气体的流速为100-3000sccm。

可选地，所述含氧气体的压强为0.1-100mtorr。

可选地，所述第二含氧等离子体中混入稀释气体。

可选地，所述稀释气体为He或Ar。

可选地，所述惰性等离子体为Ar或He等离子体。

可选地，形成所述惰性等离子体的功率为100-2000W。