[发明专利]双MOS结构的光电探测器

说明书

技术领域

本发明属于微电子器件技术领域，特别涉及一种双MOS结构光电探测器，可用于光互连的接收机部分。

技术背景

随着超大规模集成电路集成度和工作频率的迅速提高，芯片间和芯片内的电互连线所产生的寄生效应，如寄生电容、延迟时间、信号串扰等问题变得十分显著，成为集成电路发展的巨大障碍。传统的改善方法，如使用低电阻的金属以及使用低介电常数的材料，已经达到了它的物理极限。作为一种新的互连方法，光互连已经被研究了至少有16年。而高响应速度，高量子效率的光电探测器在光互连系统中有着非常重要的作用。最近几年，研究人员对于探测器结构的研究主要集中在具有异质结材料的PIN和APD结构上。目前对于光电探测器的研究重点还是集中在提高光电探测器的响应速度和响应度上。因为传统结构的探测器会存在慢光生载流子的扩散运动，这就限制了光电探测器响应速度的提高。

发明内容

本发明的目的在于针对上述已有技术的不足，提出一种双MOS结构的光电探测器，以提高光电探测器的响应速度。

为实现上述目的，本发明于自上而下依次包括透明导体氧化物层，上二氧化硅层，硅本征层，下二氧化硅层和金属层，该硅本征层的上表面两端是掺杂浓度为的P型重掺杂区，下表面的两端是掺杂浓度为1×10¹⁹~7×10¹⁹cm^-3的N型重掺杂区。在P型重掺杂区的上表面和N型重掺杂区的下表面淀积金属，制作欧姆接触引出电极;

所述的透明导体氧化物层（1）、上二氧化硅层（2）、硅本征层（3）和P型重掺杂区组成PMOS结构；

所述的金属层（5）、下二氧化硅层（4）、硅本征层（3）和N型重掺杂区组成NMOS结构。

作为优选，所述的透明导体氧化物层是镀在上二氧化硅层上表面的一层膜，上二氧化硅层的厚度为1~2μm。

作为优选，所述硅本征层的厚度为20~30μm。

作为优选，所述下二氧化硅层的厚度为1~2μm。

作为优选，所述金属层是镀在所述下二氧化硅层下表面的一层膜。

本发明与现有技术相比具有如下优点：

（1）本发明提出的器件结构适用于光互连系统里的光电探测器，因为该结构只存在本征层，不存在非本征区，因此消除了光生载流子在非本征区的产生，也就是消除了光生载流子在非本征区的扩散运动，进而减小了载流子的渡越时间，提高了响应速度。

（2）本发明提出的器件结构采用了类似于MOS的结构，静态功耗为零，因此减小了器件的功耗。

以下参照附图和实施例对本发明做进一步详细描述。

附图说明

图1是本发明光电探测器的结构图。

具体实施方式

参照图1，本发明给出如下三种实施例：

实施例1

本发明的光电探测器包括：透明导体氧化层1、上二氧化硅层2、硅本征层3、下二氧化硅层4和金属层5。其中：硅本征层3上表面的两端是掺杂浓度为1×10¹⁹cm^-3的P型重掺杂区，在P型重掺杂区上表面淀积一层金属，形成欧姆接触，引出电极，该透明导体氧化物层1、上二氧化硅层2、硅本征层3和P型重掺杂区组成PMOS结构。硅本征层下表面的两端是掺杂浓度为4×10¹⁹cm^-3的N型重掺杂区，在N型重掺杂区的下表面淀积一层金属，形成欧姆接触，引出电极，该金属层5、下二氧化硅层4、硅本征层3和N型重掺杂区组成NMOS结构。硅本征层3的厚度为20μm，在硅本征层3的上表面生长厚度为1μm的上二氧化硅层2，上二氧化硅层2的上表面淀积透明导体氧化物层1；在硅本征层3的下表面生长厚度为1μm的下二氧化硅层4。下二氧化硅层4的下表面淀积金属层5。

实施例2

本发明的光电探测器包括：透明导体氧化层1、上二氧化硅层2、硅本征层3、下二氧化硅层4、金属层5。

所述硅本征层3的厚度为25μm，其上表面的两端是掺杂浓度为5×10¹⁹cm^-3的P型重掺杂区，其下表面的两端是掺杂浓度为1×10¹⁹cm^-3的N型重掺杂区；在P型重掺杂区上表面淀积一层金属，形成欧姆接触，引出电极；在N型重掺杂区的下表面淀积一层金属，形成欧姆接触，引出电极。

所述的上二氧化硅层2，其厚度为1.5μm，生长在硅本征区2的上表面。