[发明专利]故障地址检测器、半导体存储器件及检测故障地址的方法

说明书

相关申请的交叉引用

本申请要求2012年7月26日提交的申请号为10-2012-0081809的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开涉及半导体器件，更具体而言，涉及故障地址检测器、包括故障地址检测器的半导体存储器件以及检测故障地址的方法。

背景技术

半导体存储器件是通过诸如硅（Si）、锗（Ge）、砷化镓（GaAs）、磷化铟（InP）等半导体来实现的存储器件。半导体存储器件分成易失性存储器件和非易失性存储器件。

易失性存储器件是如果不供电就会丢失储存的数据的存储器件。易失性存储器件的实例包括：静态RAM（SRAM）、动态RAM（DRAM）、同步DRAM（SDRAM）等。非易失性存储器件是即使不供电也保留储存的数据的存储器件。非易失性存储器件的实例包括：只读存储器（ROM）、可编程ROM（PROM）、电可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）、快闪存储器、相变RAM（PRAM）、磁性RAM（MRAM）、阻变RAM（RRAM）、铁电RAM（FRAM）等。快闪存储器件分成或非型存储器件和与非型存储器件。

半导体存储器件包括故障地址检测器，如果在例如存储器单元阵列中存在异常区域，则所述故障地址检测器用冗余区域来替换异常区域。当例如半导体存储器件加电时，故障地址检测器加载表示异常区域的故障地址。故障地址检测器将加载的故障地址与接收的地址进行比较。如果加载的故障地址与接收的地址相同，则用表示冗余区域的修复地址来替换接收的地址。

发明内容

根据至少一个实施例的故障地址检测器包括：CAM（content addressable memory，按内容寻址存储器）锁存器组，所述CAM锁存器组被配置成分别储存故障地址；以及比较部，所述比较部与CAM锁存器组共同地连接。比较部被配置成检测在从CAM锁存器组接收的故障地址之中是否存在与比较地址相对应的故障地址。CAM锁存器组被配置成以时分的方式共用比较部。

在根据至少一个实施例的检测故障地址的方法中，分别将故障地址加载到CAM锁存器组，并且将故障地址顺序地提供给与CAM锁存器组共同连接的比较部。将从CAM锁存器组提供给比较部的故障地址与比较地址顺序地比较，以检测在故障地址之中是否存在与比较地址相对应的故障地址。

根据至少一个实施例的半导体存储器件包括：存储器单元阵列；外围电路，所述外围电路被配置成驱动存储器单元阵列；以及控制逻辑，所述控制逻辑被配置成控制外围电路。控制逻辑包括：CAM锁存器组，所述CAM锁存器组被配置成储存从存储器单元阵列加载的故障地址；以及比较部，所述比较部与CAM锁存器组共同地连接以被CAM锁存器组以时分的方式共用。比较部被配置成检测在从CAM锁存器组接收的故障地址之中是否存在与比较地址相对应的故障地址。

附图说明

结合附图考虑并参照以下详细描述，各种实施例的以上和其它的特点和优点将变得显而易见，其中：

图1是故障地址检测器的框图；

图2是图1的故障地址检测器中的一个CAM锁存器组的框图；

图3是根据至少一个示例性实施例的半导体存储器件的框图；

图4是根据至少一个示例性实施例的存储器单元阵列的框图；

图5是根据至少一个示例性实施例的故障地址检测器的框图；

图6是根据至少一个示例性实施例的图5的故障地址检测器中的一个CAM锁存器组的框图；

图7是根据至少一个示例性实施例的图6的CAM锁存器组中的一个锁存器电路的电路图；

图8是根据至少一个示例性实施例的图5的故障地址检测器中的比较部的框图；

图9是根据至少一个示例性实施例的检测故障地址的方法的流程图；以及

图10是根据至少一个示例性实施例的图5的故障地址检测器的操作的时序图。

具体实施方式

在下文中，将参照附图更加详细地解释各种实施例。应当理解的是本领域技术人员可以设计出的大量其他的变型和实施例将落入本公开原理的精神和范围内。

将理解的是，当一个元件被提及与另一个元件“连接”或“耦接”时，其可以是直接与其它的元件连接或耦接，或者可以存在中间元件。相反地，当一个元件被提及与另一个元件“直接连接”或“直接耦接”时，则不存在中间元件。其它的描述元件之间关系的词语应当以相同的方式来解释（即，“在…之间”与“直接在…之间”，“与…相邻”与“直接与…相邻”）。