[发明专利]一种高压LDMOS器件

说明书

技术领域

本发明属于半导体功率器件技术领域，特别涉及一种高压LDMOS器件。

背景技术

高压LDMOS（Laterally Double-diffused MOSFET，横向双扩散场效应管）器件由于其良好的工艺兼容性，易于通过内部连线将分布在表面的源极、栅极和漏极与低压逻辑电路单片集成，被广泛的运用在高压功率集成电路中。但击穿电压和导通电阻之间的矛盾是设计功率LDMOS器件最主要的矛盾之一，为了克服这个矛盾关系，J.A.APPLES 等人提出了RESURF(Reduced SURface Field，降低表面场)技术，图1给出了一个典型的常规SOI RESURF LDMOS器件结构示意图，它由半导体衬底1、埋氧层4、半导体漂移区2、半导体漏区10、半导体体区6，其中半导体体区6中具有半导体源区11和半导体体接触区12，以及漏极金属15，源极金属14，栅氧化层8、栅极9，场氧化层7组成。此技术自提出以来就被广泛运用于高压器件设计之中，但此技术只能在一定程度上降低导通电阻，仍然满足不了高速发展的功率集成电路对高压LDMOS器件的技术要求。

为了改善RESURF结构的导通特性，文献：Zingg R P, Weijland I, Zwol H V, et al. 850V DMOS-switch in silicon-on-insulator with specific Ron of 13Ω ·mm2. Proceeding of International SOI Conference, 2000, pp.62-63，提出了一种新的高压低导通电阻设计技术——D-RESURF技术。图2给出了现有的具有降场层的高压LDMOS器件结构示意图。其第一导电类型半导体降场层3位于第二导电类型半导体漂移区2中，该第一导电类型半导体降场层3能够在一定程度上降低LDMOS器件的导通电阻，但由其表面电场分布可知，其在正偏的PN结处将出现一个电场低谷,从而影响器件表面电场分布，且根据RESURF原理，RESURF器件要求有严格的电荷控制，在具有降场层的LDMOS器件的降场层对其电荷控制要求更加严格,这无形增加了器件设计制备的复杂性。

为了改善具有降场层的高压LDMOS器件的击穿特性及其击穿电压对降场层掺杂浓度的敏感性，文献：Souza M D, Narayanan E M S. Double RESURF technology for HVIC. Electron Lett, 1996, 32(12):1092，文献：Hardikar S, de Souza M M, Xu Y Z, et al. A novel double RESURF LDMOS for HVIC’s. J Microelectron, 2004, 35 (3):305，提出了具有线性变掺杂（LVD）表面降场层LDMOS器件结构，如图3所示，它由半导体衬底1、半导体漂移区2、半导体漏区10、半导体体区6，其中半导体体区6中具有半导体源区11和半导体体接触区12，以及漏极金属15，源极金属14，栅氧化层8、栅极9，场氧化层7以及半导体降场层3组成。所述的第一导电类型半导体降场层3的掺杂浓度从沟道区一侧向漏区一侧线性降低。通过优化线性分布函数的斜率和起始浓度，可以大大优化漂移区的表面电场分布，从而大幅度提高器件的击穿电压。

但是，为了获得线性变化的降场层浓度，必须增加一次细槽掩膜光刻和高温长时间退火。这增加了工艺的复杂性，提高了制造成本。文献：朱奎英, 等. Double RESURF nLDMOS功率器件的优化设计, 固体电子学研究与进展, 2010, vol.30, No.2, pp.256-271，提出了具有多区降场层LDMOS器件结构，如图4所示，在第二导电类型半导体漂移区2中具有多个第一导电类型半导体降场层3，其可比单区结构获得更高的击穿电压，且降场层采用多区变掺杂后，器件的击穿电压与降场层掺杂剂量的敏感性变小，多区变掺杂时器件的击穿电压在较宽的降场层注入剂量下仍可保持不变。由此可知分的区越多，越接近理想的击穿电压，与此同时，光刻版，工艺制造难道也随之增加。

发明内容

本发明针对上述背景技术中存在的技术问题，提出一种高压LDMOS器件。

本发明为解决上述技术问题，采用如下技术方案：