[发明专利]用于先进光刻术的透镜加热感知的源掩模优化

说明书

技术领域

本发明涉及光刻设备和过程/工艺，并且更具体地，涉及用在光刻设备和过程/工艺中、用于优化照射源和掩模设计布局的工具。

背景技术

例如，可以将光刻投影设备用在集成电路(IC)的制造中。在这种情况下，掩模可以包含对应IC(“设计布局”)的单层的电路图案，并且利用例如通过掩模上的电路照射目标部分的方法，该电路图案能够被传递到已经涂覆有辐射敏感材料(抗蚀剂)层的衬底(例如，硅晶片)上的目标部分(例如，包括一个或多个管芯)上。通常，单个衬底包含多个相邻的目标部分，其中通过光刻投影设备一次一个目标部分地、连续地将电路图案转移到这些目标部分上。在一种类型的光刻投影设备中，将整个掩模上的电路图案一次传递到目标部分上；这种设备通常称为晶片步进机。在替换的设备中，通常称为步进-扫描设备，沿给定的参照方向(“扫描”方向)使投影束扫描经过掩模，同时同步地沿与该参照方向平行或反向平行的方向移动衬底。掩模上的电路图案的不同部分被逐步地转移至一个目标部分。因为通常光刻投影设备将具有放大因子M(通常＜1)，因此衬底移动的速度F将是投影束扫描掩模的速度的因子M倍。有关如这里所述的光刻装置的更多信息可以参考例如美国专利US6046792，这里通过参考将该文献并于此。

依照分辨率公式CD＝k₁×λ/NA，印刷尺寸小于光投影设备的经典分辨率极限的特征的光刻方法通常被称为低-k₁(low-k₁)光刻术，其中λ是所采用的辐射的波长(目前大多数情况是248nm或193nm)，NA是光刻投影设备中的投影光学装置的数值孔径，CD是“临界尺寸”(通常是所印刷的最小特征尺寸)，以及k₁是经验分辨率因子。通常，k₁越小，越难以在晶片上复制与电路设计者设计的形状和尺寸相符的图案以便获得特定的电功能性和性能。为了克服这些困难，对光刻投影设备和设计布局实施复杂的精细的微调步骤。这些步骤包括例如但不限于NA和光学相干性设置的优化、定制照射方案、使用相移掩模、设计布局中的光学邻近效应校正(OPC，有时称为“光学和工艺校正)，或其它通常称为“分辨率增强技术”(RET)的方法。

作为一个示例，光学邻近效应校正(OPC)解决衬底上投影的设计布局的图像的位置和最终尺寸将与掩模上的设计布局的尺寸和布置不同或者只是简单地依赖于掩模上的设计布局的尺寸和布置的事实或问题。要注意的是，术语“掩模”和“掩模版”在此可以互换地使用。此外，掩模和掩模版可以广义地称为“图案形成装置”。此外，本领域技术人员将认识到，尤其是在光刻模拟/优化情形中，术语“掩模”和“设计布局”可以互换使用，因为在光刻模拟/优化情形中，不必要一定使用物理掩模而可以使用设计布局表示物理掩模。对于某个设计布局中存在的小的特征尺寸和高的特征密度，给定特征的特定边缘的位置将一定程度受其他邻近特征的存在或不存在的影响。这些邻近效应由于小量的光从一个特征耦合到另一个特征而产生和/或由于非几何光学效应(例如衍射和干涉)而产生。类似地，邻近效应可能由于后曝光(PEB)烘烤、抗蚀剂显影以及通常跟随光刻的蚀刻期间的扩散和其他化学效应而引起。

为了确保设计布局的投影图像符合给定目标电路设计的要求，需要使用复杂的数字模型、设计布局的校正或预变形来预测和补偿邻近效应。C.Spence在Proc.SPIE，Vol.5751，pp1-14(2005)上的文章“Full-Chip Lithography Simulation and Design Analysis-How OPC Is Changing IC Design(全芯片光刻模拟和设计分析-OPC如何改变IC设计)”中提供了当前“基于模型”的光学邻近校正工艺的概述。在通常的高端设计中设计布局的几乎每个特征都需要一些修正，以便实现投影的图像充分接近目标设计。这些修正可以包括边缘位置或线宽的偏移或偏置以及应用旨在帮助其他特征投影的“辅助”特征。这些辅助特征可以包括SRAF(亚分辨率辅助特征)或PRAF(可印刷的分辨率辅助特征)。