[发明专利]用于成像像素的黑色电平校正的方法和系统

说明书

技术领域

本发明大体上涉及光学器件，且更具体但不排他地说，涉及图像传感器。

背景技术

互补金属氧化物半导体(“CMOS”)图像传感器包含像素的阵列，所述像素响应于入射光产生电信号。理想上，由像素产生的电信号准确地表示入射在所述像素上的光的量。然而，在实践中，即使当像素不在暴露于光时，其仍然产生某一电信号。此信号一般称为“暗电流”，它是不期望的，因为它减小了图像传感器的动态范围。

由于彻底消除暗电流非常困难，所以已经研发了黑色电平校正(“BLC”)方法来有效地减轻暗电流可能引入到成像像素中的误差。一些BLC方法利用像素阵列中的像素，其通过设置在像素上的金属层或其它遮罩在物理上被遮光。这些规定像素通常称为光学上的黑像素(下文中，“黑校准像素”)，并且通常紧邻未遮罩像素(下文中，“成像像素”)的成像区域丛集成行或列。

常规BLC方法最适合于暗电流产生速率对于暗校准像素和成像像素两者相同时的状况。暗校准像素和成像像素一般具有由读出电路中的各种共享电路元件(例如，放大器和模/数转换器(“ADC”))引入的相同偏移误差。因此，当暗校准像素与成像像素具有相同暗电流时，一种BLC方法是简单地从成像像素读出中减去暗校准像素读出。因为暗校准像素读出包含来自读出电路的偏移误差和暗电流误差两者，所以从成像像素读出中减去暗校准读出会产生校正偏移和暗电流误差的成像像素值。

然而，此BLC方法不适合于暗电流产生速率对于暗校准像素和成像像素不同(不统一)时的情况，因为暗校准像素读出的暗电流分量将不与成像像素匹配。因此，简单地从成像像素读出中减去暗校准像素读出将产生不准确的经校正的成像像素值。在实践中，暗校准像素可具有额外因素，其促成了实质性不同于成像像素的暗电流的暗电流。所述因素之一可能是因其上面的物理遮罩层引起的机械应力。暗校准像素上的这些机械应力可能引起与成像像素暗电流相比较高或较低的暗电流。暗校准像素与成像像素之间的暗电流的不统一性使得考虑到暗电流的不统一性和电路偏移的BLC方法符合理想。

发明内容

在一个实施例中，本申请案提供一种用于获得经校正的像素值的方法，所述方法包括：测量像素阵列的暗校准像素的第一暗电流；测量所述像素阵列的成像像素的第二暗电流；基于所述第一暗电流和所述第二暗电流来计算暗电流比率；用所述成像像素获取在第一时间周期上积累的图像电荷；用所述暗校准像素获取在第二时间周期上积累的电荷，所述第二时间周期大概等于所述第一时间周期除以所述暗电流比率；以及使用来自所述成像像素的第一读出和来自所述暗校准像素的第二读出来计算经校正的成像像素值。

在另一实施例中，本申请案提供一种非暂时性机器可存取存储媒体，其提供指令，所述指令在由成像系统执行时，将使得所述成像系统执行包括以下各项的操作：测量像素阵列的暗校准像素的第一暗电流；测量所述像素阵列的成像像素的第二暗电流；基于所述第一暗电流和所述第二暗电流来计算暗电流比率；用所述成像像素获取图像电荷，其中所述成像像素在第一时间周期上积累图像电荷；用所述暗校准像素获取电荷，其中所述暗校准像素在第二时间周期上积累电荷，所述第二时间周期大概等于所述第一时间周期除以所述暗电流比率；以及使用来自所述成像像素的第一读出和来自所述暗校准像素的第二读出来计算经校正的成像像素值。

在又一实施例中，本申请案提供一种成像系统，其包括：像素阵列，其包含物理上被遮光的暗校准像素，和设置在能够被暴露于光的成像区域中的成像像素；处理器，其经耦合以处理来自所述像素阵列的成像数据；以及逻辑，其耦合到所述处理器和所述像素阵列，其中所述逻辑执行包括以下各项的操作：测量暗校准像素的第一暗电流；测量成像像素的第二暗电流；基于所述第一暗电流和所述第二暗电流来计算暗电流比率；用所述成像像素获取在第一时间周期上积累的图像电荷；用所述暗校准像素获取在第二时间周期上积累的电荷，所述第二时间周期大概等于所述第一时间周期除以所述暗电流比率；以及使用来自所述成像像素的第一读出和来自所述暗校准像素的第二读出来计算经校正的成像像素值。

附图说明

参照下图描述本发明的非限制性且非详尽的实施例，其中除非另有指明，否则在各个图中相同的参考标号指代相同的部分。

图1是图解说明根据本发明的一实施例的成像系统的框图。

图2是图解说明根据本发明的一实施例的成像像素和黑校准像素的暗电流的图。

图3是图解说明根据本发明的一实施例的成像系统用于获得经校正的像素值的操作过程的流程图。