[发明专利]DDR2 SDRAM控制器

说明书

技术领域

本发明涉及一种DDR2 SDRAM控制器。 

背景技术

目前，DDR2 SDRAM用途广泛，很多应用系统都会用到DDR2 SDRAM作为存储器，相比DDR SDRAM，DDR2 SDRAM具有功耗小、可利用带宽高的特点，所以尤其适合在视频编解码、图像处理等需要大数据吞吐率的应用场合。 

首先，DDR2 SDRAM所能提供的数据带宽由下面的式1决定： 

数据带宽=数据线位宽*2*时钟频率*利用率   （式1） 

由于DDR2 SDRAM天然的属性，在进行传输数据过程中有许多的附加操作，比如根据地址激活相应的BANK，还有定时的刷新（REF）操作等等，所以DDR2 SDRAM并不是每个时钟周期都能传输数据，如何最大化地利用DDR2 SDRAM所提供的理论带宽成为使用DDR2 SDRAM的一个问题。利用率可以用下面的式2来表示： 

利用率=实际传输数据的时钟周期数/总的时钟周期数   （式2） 

对于一个应用系统来说，数据线位宽和时钟频率相对固定，而利用率的大小是与系统内的DDR2 SDRAM控制器相关。所以，DDR2 SDRAM控制器性能的高低直接影响了整个DDR2 SDRAM实际所能提供数据带宽的大小。 

现有的一些设计主要存在以下方面的不足： 

（1）使用全同步设计方案。如果整个系统需要的数据带宽需求较大，那么DDR2SDRAM控制器就要工作在较高的时钟频率上，这样对于需要访问外部 DDR2SDRAM的数据总线（Data Bus）就存在时钟频率的要求，至少该数据总线输出的数据总线时钟必须与DDR2SDRAM控制器一致，虽然全同步设计较为简单，但是牺牲了使用的便利性。举例，如果外部连接了DDR2-800的SDRAM，那么该DDR2SDRAM控制器最高需要工作在400MHz的时钟频率上，才可能获得最大的数据带宽，而系统内有些数据总线并不需要这么高的工作频率，但为了访问外部DDR2SDRAM，这些数据总线就可能做一些修改，以满足时钟频率的要求。 

（2）较低的带宽利用率。由于没有实现读/写请求命令的重排序功能，所以在某些情况下，降低了带宽利用率。如图1所示，现有的DDR2SDRAM控制器会把读/写请求命令直接发送，所以在这样一个命令队列里，DDR2SDRAM控制器需要3次关闭当前行（ROW）再打开下一行的操作，浪费了大量时间；而如果进行重排序之后，如图2，DDR2SDRAM接口控制器只需要一次关闭当前行（ROW）再打开下一行的操作，大大提高了总线带宽利用率。图1和图2中twR表示写恢复时间，tRP表示Precharge时间（即关闭当前行），tRCD表示激活下一行到可以进行读写的时间。 

发明内容

本发明的目的在于提供一种DDR2SDRAM控制器，能够提高DDR2SDRAM接口的利用率。 

为解决上述问题，本发明提供一种DDR2SDRAM控制器，包括：包括系统配置总线接口、一个或多个系统数据总线接口、控制寄存器、命令仲裁器、命令队列及重排序模块、读标志先进先出模块和DDR2SDRAM接口，其中， 

所述系统配置总线接口使用异步设计，用于接收系统配置信息并存入控制寄存器内，并隔离系统配置总线时钟和DDR2SDRAM控制器时钟； 

所述控制寄存器，用于根据所述系统配置信息输出工作参数； 

所述一个或多个系统数据总线接口使用异步设计，用于接收来自一个或多个系统数据总线的读/写请求命令并发送给所述命令仲裁器，隔离系统数据总线时钟和DDR2SDRAM控制器时钟，及从所述命令仲裁器获取读数据并输出至一个或多个系统数据总线； 

所述命令仲裁器，用于接收来自一个或多个系统数据总线接口输出的读/写请求命令，通过预设的仲裁算法，使得同一时刻只响应其中一路请求命令，把该命令中的请求地址映射成Bank/Row/Column地址后并输出至所述命令队列及重排序模块，而且根据所述读标志先进先出模块中的读标志把DDR2SDRAM接口返回的读数据分发给对应的系统数据总线接口； 

所述读标志先进先出模块，用于存储从所述命令队列及重排序模块输出的读标志，并按先进先出的次序将所述读标志输出给所述命令仲裁器；