[发明专利]一种减少铝衬垫表面缺陷的方法

说明书

技术领域

本发明涉及一种生成铝衬垫的工艺方法，尤其涉及一种减少铝衬垫表面缺陷的方法。

背景技术

半导体制造过程中，在其后段的钝化层工艺中，需要一层铝垫，形成在金属互连层的上端，作为测试电性连接和封装的引线端。

目前业界制造铝垫，一般采用的工艺方法如图1所示，其中：201为半导体衬底，衬底表面是金属互连层，202为钝化层，钝化层一般由氧化硅、氮化硅、氮氧化硅等组成，作为阻止衬底金属扩散的阻挡层，203为铝层，沉积的铝与钝化层中被刻蚀掉露出基底的金属层连接。

业界一般采用物理气相淀积(Physical Vapor Deposition,简称PVD)一步沉积法来沉积铝层，因为考虑到铝层的台阶覆盖能力，其环境温度一般会选择270℃左右的高温。而随着集成电路的发展，半导体工艺从130nm到45nm，甚至进步到28nm，后段的钝化层---铝衬垫的厚度也发生了改变，从10000A到36000A，甚至有的产品铝衬垫的厚度超过40000A，随着厚度的增加，铝衬垫的应力也随之增加，再加上在如此高温环境中沉积铝衬垫后，晶片放置到室温环境中，由于温差原因，就会在铝衬垫中产生很大的应力，导致晶圆表面产生须状（whisker）缺陷，这种应力随着铝衬垫厚度的增加，就愈加明显，所以铝衬垫越厚，须状缺陷就越加严重；另外，铝衬垫表面须状缺陷受衬底表面状况的影响也较大。须状缺陷的尺寸足够大时，会导致相邻铝衬垫短路；而且在后续金属化图形蚀刻工艺过程中，导致蚀刻不干净，形成如图2所示的残留101，影响良率。因此，在沉积铝衬垫工艺时，减少须状缺陷的数量是一个关键的工艺参数。

中国专利（申请号：200910083469.5）公开了一种减少铝衬垫表面须状缺陷的方法，其方法是按照铝衬垫厚度的不同，在270℃的高温环境中，两次或者多次沉积较薄的铝衬垫，从而减小应力，减少须状缺陷。此方法的缺点是多次铝沉积的过程中，铝在高温下会迅速生成Al203的氧化物，从而在多次沉积的铝层界面都会形成表面介化层，从而不利于后续的铝刻蚀工艺，造成工艺繁琐，而且容易形成铝残留，从而影响良率。

中国专利（申请号：200810222115.X）公开了一种低温生长铝层的方法，其方法是通过增加等离子气体流量和降低靶材直流电功率的方法实现在低温环境下生长铝层，应用于MIM电容器件。此方法的缺陷是，铝金属的台阶覆盖能力不佳，常温生长的铝层不能较好的覆盖有台阶的钝化层，造成空隙（void），容易产生剥落（peeling）和影响电学性能，限制了其应用范围。

发明内容

针对上述存在的问题，本发明提供一种减少铝衬垫表面缺陷的方法，以减少须状缺陷且工艺简单、不产生其他缺陷。

为了实现上述目的，本发明采取的技术方案为：

一种减少铝衬垫表面缺陷的方法，应用于一具有半导体结构的衬底上，其特征在于，包括以下步骤：

步骤1：将所述衬底置入一第一反应腔中，同时启动设置在第一反应腔中的第一加热装置；

步骤2：向所述第一反应腔内通入气体，进行第一层铝沉积工艺，于所述衬底的上表面制备第一铝层；

步骤3：将所述上表面制备有第一铝层的衬底移入第二反应腔中，同时启动设置在第二反应腔内的第二加热装置；

步骤4：向所述第二反应腔内通入气体，进行第二层铝沉积工艺，于所述衬底的上表面制备第二铝层；

其中，所述第一铝层和所述第二铝层构成一铝衬垫。

上述的一种减少铝衬垫表面缺陷的方法，其特征在于，还包括制备所述具有半导体结构的衬底的工艺，该衬底的制备工艺包括：

于所述衬底的上表面沉积一金属连接层后，沉积一钝化层覆盖于所述金属连接层的上表面；

部分刻蚀所述钝化层至所述金属连接层的上表面，形成连接凹槽；

所述第一铝层覆盖于所述钝化层的上表面及所述连接凹槽的侧壁及底部。

上述的一种减少铝衬垫表面缺陷的方法，其特征在于，所述第一铝层的厚度是所述铝衬垫厚度的1/8~1/4，所述铝衬垫的厚度与现有工艺中一步沉积形成的铝衬垫的厚度相同。

上述的一种减少铝衬垫表面缺陷的方法，其特征在于，所述第一铝层的厚度为2000A~8000A。

上述的一种减少铝衬垫表面缺陷的方法，其特征在于，在所述第一层铝沉积工艺中，所述第一反应腔内的温度T₁为100℃≤T₁≤220℃。