[发明专利]数字信号处理器及数字信号处理方法

说明书

技术领域

本发明有关于数字信号处理中的单周期比较和选择操作（single cycle compare and selection operations），特别是关于一种数字信号处理器及数字信号处理方法。

背景技术

数字信号处理器（digital signal processor，DSP）可以运用算法（algorithm）对各种各样的信号进行处理，例如处理音频和/或视频信号，算法包含有处理大数据集合（a large set of data）的大量数学运算（mathematical operation）。与通用的微处理器相比，数字信号处理器可以执行的任务范围较窄，但可以较低的延迟和较低的功耗更有效地执行信号处理算法。这使得数字信号处理器适于使用在便携式设备中，例如移动电话。数字信号处理器可包括程序存储器(program memory)、数据存储器(data memory)以及一个或多个计算引擎（computing engine），其中程序存储器用于存储程序，数据存储器用于存储将要被处理的信息，一个或多个计算引擎用于根据从程序存储器中获取的程序以及从数据存储器中获取的数据以执行数学处理（math processing）。如下信号处理可由信号处理器有效地执行，例如：音频压缩和解压缩、图像压缩和解压缩、视频压缩和解压缩、信号滤波、频谱分析、调制、图型识别（pattern recognition）以及相关性分析。

发明内容

有鉴于此，本发明提供一种数字信号处理器及数字信号处理方法。

依据本发明一实施方式，提供一种数字信号处理器，用于决定一系列数字中的极值。数字信号处理器包括：寄存器，用于存储所述一系列数字；累加器，用于存储所述寄存器中数字的极值；以及比较器，用于连续地接收来自所述寄存器的所述一系列数字，执行连续的单周期搜索指令以比较来自所述寄存器中的当前数字与所述累加器当前存储的数字，并将比较后得到的极值存储到所述累加器中。

依据本发明另一实施方式，提供一种数字信号处理方法，用于决定一系列数字中的极值。所述方法包括：使用寄存器存储所述一系列数字；使用比较器连续地接收来自所述寄存器的所述一系列数字，并执行连续的单周期搜索指令以比较来自所述寄存器中的当前数字与累加器当前存储的数字；将比较后得到的极值存储到所述累加器中。

依据本发明又一实施方式，提供一种数字信号处理方法，包括：使用处理器执行计算以产生一系列数字；将所述数字提供给所述处理器的第一寄存器和第二寄存器；执行单周期搜索指令，包括：使用第一乘法加法器，比较所述第一寄存器中的数字与第一累加器中的数字，并将这两个数字中的极值存储到所述第一累加器中，以及使用第二乘法加法器，比较所述第二寄存器中的数字与第二累加器中的数字，并将这两个数字中的极值存储到所述第二累加器中；以及执行单周期选择指令，包括：比较所述第一累加器中的数字与所述第二累加器中的数字，并将所述两个数字中的极值存储在所述第一累加器中，存储在所述第一累加器中的极值代表所述一系列数字中的极值。

本发明所提供的数字信号处理器及数字信号处理方法，能够有效地利用硬件资源，更有效地执行指令，并具有较低的延迟和较低的功耗。

对于已经阅读后续由各附图及内容所显示的较佳实施方式的本领域的技术人员来说，本发明的各目的是明显的。

附图说明

图1为根据本发明一实施例的乘法累加器（multiplier-accumulator，MAC）单元的框图。

图2为根据本发明一实施例的乘法累加器单元的示意图。

图3为根据本发明一实施例的在一系列数字（a series of numbers）中找出最大值的流程图。

图4为根据本发明一实施例的在一系列数字中找出最小值的流程图。

具体实施方式

在权利要求书及说明书中使用了某些词汇来指称特定的组件。所属领域中的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同样的组件。本权利要求书及说明书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在权利要求书及说明书中所提及的「包括」为开放式的用语，故应解释成「包括但不限定于」。