[发明专利]晶圆级封装结构及其制造方法

说明书

技术领域

本发明系关于一种晶圆级封装结构及其制造方法，特别系关于一种适用于立体堆迭的晶圆级封装结构及其制造方法。

背景技术

因应目前电脑与消费电子产品的可携式及多功能的要求，其外形尺寸需不断缩小，而积体电路晶片的积体电路密度则不断提升。受限于可用空间的限制，因此许多不同的封装方式如：多晶片模组（multi-chip module；MCM）、覆晶封装（flip chip package）、三维垂直堆迭封装(3D stack package)、晶圆级晶片尺寸封装（wafer level chip scale package；WLCSP）等技术应运而生。晶圆级封装技术的概念基本上是在整片晶圆上执行晶片尺寸的封装技术，也就是在晶圆阶段就完成了于积体电路晶片上直接形成锡球等大部分的封装工作，不但省略了传统封装技术中承载晶片的基板或导线架，也简化了封装制程。因此，晶圆级晶片尺寸封装可以缩小封装体尺寸，并且在制程及材料成本上也相当具有优势。

而为了在相同面积下做出更高积体电路密度的半导体结构，三维封装取代二维封装是不可避免的。目前的三维垂直堆迭封装大多使用硅穿孔（through silicon via;TSV）结构形成上下导通，然而其制作成本及难度皆盛高。本发明揭露一种特殊的半导体封装结构，能够藉由其重复堆迭达到三维晶圆级封装的效果。

一种改良式的晶圆级封装结构─扩散型（fan-out）晶圆级封装，是在晶片的有源表面形成扩散到晶片外的重布线层（Redistribution Layer;RDL）。此种封装结构只有单一表面可设置锡球，以电性连接至印刷电路板上，并无法形成三维晶粒对晶粒（die-to-die）、三维晶圆对晶圆(wafer-to-wafer)或三维晶粒对晶圆(die-to-wafer)的堆迭结构。

再者，扩散型（fan-out）晶圆级封装因未使用基板或导线架等承载件，仅以封胶体包覆晶片，其结构强度较不足，且封胶体的热传导系数与晶片的热传导系数差异甚大，因此容易产生翘曲（warpage）现象，进而影响封装结构的可靠度。

为了达成三维垂直堆迭晶圆级封装，本发明揭露一种新的结构与制作方法，以低成本及简化的制程形成上下导通的封装结构，以进行半导体结构的垂直堆迭。

发明内容

本发明一实施例揭露一半导体封装结构，该结构包含一晶粒、复数条焊线、一封胶体以及复数个第一外部连接端子。晶粒包含一有源表面及一相对于有源表面的背表面。各焊线的一第一端连接晶粒的背表面，相对于第一端的一第二端与有源表面电连接。封胶体覆盖晶粒的背表面及焊线，其中各焊线的局部未被覆盖。第一外部连接端子设置于封胶体之上，并分别包覆未被封胶体覆盖的焊线且电连接焊线。根据本发明另一实施例，上述半导体封装结构进一步包含形成于封胶体上的至少一凹陷结构，用以容纳第一外部连接端子。根据本发明另一实施例，上述半导体封装结构进一步包含复数个导电焊垫，与焊线的第二端连接。

本发明另一实施例揭露一半导体堆迭结构，堆迭结构包含两个以上的半导体封装结构相互堆迭，其中该半导体封装结构包含一晶粒、复数条焊线、一封胶体以及复数个第一外部连接端子。晶粒包含一有源表面及一相对于有源表面的背表面；各焊线的一第一端连接晶粒的背表面，相对于第一端的一第二端与有源表面电连接；封胶体覆盖晶粒的背表面及焊线，其中各焊线的局部未被覆盖。第一外部连接端子设置于封胶体之上，并分别包覆未被封胶体覆盖的焊线且电连接焊线；其中半导体封装结构透过第一外部连接端子相互电连接，以形成半导体堆迭结构。

本发明一实施例所揭露的一半导体封装结构由以下方法制造:提供一承载板；设置一晶粒于承载板上，晶粒包含一有源表面以及相对有源表面的一背表面，其中有源表面与承载板相接；形成复数条焊线，各焊线具有一第一端及相对第一端的一第二端，第一端连接晶粒的背表面，第二端连接承载板；形成一封胶体，覆盖晶粒及焊线，其中各焊线的局部未被覆盖；移除承载板；电连接焊线的第二端与晶粒的有源表面；以及形成复数个第一外部连接端子于封胶体之上，第一外部连接端子分别包覆未被封胶体覆盖的焊线且与焊线电连接。