[发明专利]具有自对准互连件的半导体器件

权利要求书

1.一种半导体器件，包括：

衬底，包括金属氧化物器件，所述金属氧化物器件包括：

第一掺杂区和第二掺杂区，设置在所述衬底中并且在沟道区中界面连接，所述第一掺杂区和所述第二掺杂区掺杂有第一类型的掺杂剂，所述第一掺杂区具有不同于所述第二掺杂区的掺杂剂浓度；以及

栅极结构，横跨所述沟道区和所述第一掺杂区与所述第二掺杂区的界面并且分离源极区和漏极区，所述源极区形成在所述第一掺杂区中，并且所述漏极区形成在所述第二掺杂区中，所述源极区和所述漏极区掺杂有第二类型的掺杂剂，所述第二类型的掺杂剂为与所述第一类型相反的掺杂剂。

2.根据权利要求1所述的半导体器件，其中，所述衬底包括级联金属氧化物器件，所述级联金属氧化物器件包括：

第一栅极结构，横跨第一沟道区并分离第一源极区和第一漏极区；

第二栅极结构，横跨第二沟道区并分离第二源极区和第二漏极区；

公共源极和漏极区，设置在所述第一栅极结构和所述第二栅极结构之间，所述公共源极和漏极区包括所述第一源极区和第一漏极区中的漏极区以及所述第二源极区和所述第二漏极区中的源极区，

其中，所述级联金属氧化物器件通过隔离部件与所述金属氧化物器件分离。

3.根据权利要求1所述的半导体器件，其中，所述第一掺杂区包括梯度掺杂浓度，并且

所述第二掺杂区包括均匀掺杂浓度。

4.根据权利要求1所述的半导体器件，其中，所述第一类型的掺杂剂是p型掺杂剂，并且

所述第二类型的掺杂剂是n型掺杂剂。

5.根据权利要求1所述的半导体器件，其中，所述第一类型的掺杂剂是n型掺杂剂，并且

所述第二类型的掺杂剂是p型掺杂剂。

6.根据权利要求1所述的半导体器件，其中，所述第一掺杂区具有在所述沟道区中纵向延伸约0.3um至约0.6um的长度。

7.根据权利要求1所述的半导体器件，其中，所述栅极结构包括栅极介电层和栅电极，并且

所述栅极介电层在约100埃至约200埃的范围内。

8.一种半导体器件，包括：

衬底，包括第一部分和第二部分；

第一栅极结构，设置在所述衬底的所述第一部分中，所述第一栅极结构横跨第一沟道区并且分离第一源极区和第一漏极区；

第二栅极结构，设置在所述衬底的所述第一部分中，所述第二栅极结构横跨第二沟道区并且分离第二源极区和第二漏极区；以及

公共源极和漏极区，设置在所述第一栅极结构和所述第二栅极结构之间，所述公共源极和漏极区包括所述第一源极区和所述第一漏极区中的漏极区以及所述第二源极区和所述第二漏极区中的源极区。

9.根据权利要求8所述的半导体器件，还包括：

第三栅极结构，设置在所述衬底的所述第二部分中，所述第三栅极结构横跨第三沟道区并且分离第三源极区和第三源漏极区；

第一掺杂区，在所述第三沟道区中延伸；

第二掺杂区，在所述第三沟道区中延伸，所述第二掺杂区具有不同于所述第一掺杂区的掺杂剂浓度；以及

基本上垂直延伸的界面区域，位于所述第三沟道区中，其中所述第一掺杂区和所述第二掺杂区在所述界面区域处会合，

其中，所述第一部分和所述第二部分通过隔离部件分离。

10.一种制造方法，包括：

提供包括低压区、中压区和高压区的衬底；

在所述衬底上方形成第一图案化掩模；

使用所述第一图案化掩模，将第一类型的掺杂剂注入所述高压区的第一部分；

在所述衬底上方形成第二图案化掩模；

使用所述第二图案化掩模，将第二类型的掺杂剂注入所述低压区、所述中压区和所述高压区的第二部分；

在所述衬底上方形成第三图案化掩模；以及

使用所述第三图案化掩模，将第三类型的掺杂剂注入所述低压区和所述中压区的第三部分。