[发明专利]具有自对准互连件的半导体器件

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地，涉及半导体器件及其制造方法。

背景技术

半导体集成电路(IC)行业经历了快速成长。在IC的演进过程中，功能密度(即，每单位芯片面积上的互连器件的数目)通常都会增加，而几何尺寸(即，可以使用制作工艺创建的最小部件(或线路))会减小。这种按比例缩小工艺通常通过提高生产效率并且降低相关成本来提供优点。这种按比例缩小还增加了处理和制造IC的复杂性，并且对于为了使要实现的这些进步，需要IC制造方面的类似发展。

例如，为了追求更高的器件密度、更高的性能、以及更低的成本，随着半导体行业已经前进到纳米技术工艺节点，来自制造和设计方面的挑战已经导致在单个衬底上制造不同类型的集成电路器件的发展。然而，随着继续按比例缩小，在单个衬底上形成不同类型的集成电路器件已经被证明是十分困难的。因此，尽管现有的集成器件和制作集成电路器件的方法通常已经足以实现它们的期望目的，但是它们并不是在每个方面都完全令人满意的。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种半导体器件，包括：衬底，包括金属氧化物器件，所述金属氧化物器件包括：第一掺杂区和第二掺杂区，设置在所述衬底中并且在沟道区中界面连接，所述第一掺杂区和所述第二掺杂区掺杂有第一类型的掺杂剂，所述第一掺杂区具有不同于所述第二掺杂区的掺杂剂浓度；以及栅极结构，横跨所述沟道区和所述第一掺杂区与所述第二掺杂区的界面并且分离源极区和漏极区，所述源极区形成在所述第一掺杂区中，并且所述漏极区形成在所述第二掺杂区中，所述源极区和所述漏极区掺杂有第二类型的掺杂剂，所述第二类型的掺杂剂为与所述第一类型相反的掺杂剂。

在该半导体器件中，所述衬底包括级联金属氧化物器件，所述级联金属氧化物器件包括：第一栅极结构，横跨第一沟道区并分离第一源极区和第一漏极区；第二栅极结构，横跨第二沟道区并分离第二源极区和第二漏极区；公共源极和漏极区，设置在所述第一栅极结构和所述第二栅极结构之间，所述公共源极和漏极区包括所述第一源极区和第一漏极区中的漏极区以及所述第二源极区和所述第二漏极区中的源极区，其中，所述级联金属氧化物器件通过隔离部件与所述金属氧化物器件分离。

在该半导体器件中，所述第一掺杂区包括梯度掺杂浓度，并且所述第二掺杂区包括均匀掺杂浓度。

在该半导体器件中，所述第一类型的掺杂剂是p型掺杂剂，并且所述第二类型的掺杂剂是n型掺杂剂。

在该半导体器件中，所述第一类型的掺杂剂是n型掺杂剂，并且所述第二类型的掺杂剂是p型掺杂剂。

在该半导体器件中，所述第一掺杂区具有在所述沟道区中纵向延伸约0.3um至约0.6um的长度。

在该半导体器件中，所述栅极结构包括栅极介电层和栅电极，并且所述栅极介电层在约100埃至约200埃的范围内。

根据本发明的另一方面，提供了一种半导体器件，包括：衬底，包括第一部分和第二部分；第一栅极结构，设置在所述衬底的所述第一部分中，所述第一栅极结构横跨第一沟道区并且分离第一源极区和第一漏极区；第二栅极结构，设置在所述衬底的所述第一部分中，所述第二栅极结构横跨第二沟道区并且分离第二源极区和第二漏极区；以及公共源极和漏极区，设置在所述第一栅极结构和所述第二栅极结构之间，所述公共源极和漏极区包括所述第一源极区和所述第一漏极区中的漏极区以及所述第二源极区和所述第二漏极区中的源极区。

该半导体器件还包括：第三栅极结构，设置在所述衬底的所述第二部分中，所述第三栅极结构横跨第三沟道区并且分离第三源极区和第三源漏极区；第一掺杂区，在所述第三沟道区中延伸；第二掺杂区，在所述第三沟道区中延伸，所述第二掺杂区具有不同于所述第一掺杂区的掺杂剂浓度；以及基本上垂直延伸的界面区域，位于所述第三沟道区中，其中所述第一掺杂区和所述第二掺杂区在所述界面区域处会合，其中，所述第一部分和所述第二部分通过隔离部件分离。

在该半导体器件中，所述第一栅极结构被配置成接收变化电压，所述第二栅极结构被配置成接收恒定电压，所述第一源极区和所述第一漏极区中的源极区被配置成接收变化电压，以及所述第二源极区和所述第二漏极区中的漏极区被配置成接收变化电压。

在该半导体器件中，所述第三源极区和所述第三漏极区中的源极区被设置在第一掺杂区中，所述第三源极区和所述第三漏极区中的漏极区被设置在所述第二掺杂区中，所述第一掺杂区包括梯度掺杂浓度，以及所述第二掺杂区包括均匀掺杂浓度。