[发明专利]低功耗半导体存储器的制作方法

说明书

本申请是2010年7月19日提交中国专利局、申请号为201010233925.2、发明名称为“低功耗半导体存储器及其制作方法、驱动方法”的中国专利申请的分案申请。

技术领域

本发明涉及半导体技术领域，更具体地，本发明涉及一种低功耗半导体存储器的制作方法。

背景技术

随着集成电路技术的不断进步，集成在同一芯片上的半导体器件数量已从最初的几十几百个进化到现在的数以百万计。特别的，对于半导体存储器而言，其单片集成密度业已达到上亿个。

然而，在所述半导体存储器集成密度与日俱增的同时，其功耗也相应增大，这主要是由所述半导体存储器的栅极电容引起的。现有技术的半导体存储器通常采用电荷注入浮栅的方式来完成数据存储，而所述半导体存储器的栅极具备较大的栅极电容，对所述栅极电容的充放电操作大大增加了器件功耗。同时，由于所述半导体存储器采用的MOS晶体管的亚阈值摆幅相对较小，这使得其在低压驱动时的驱动电流较弱，这又引起了半导体存储器读写速度的下降。

因此，需要提出一种半导体存储器的制作方法，在降低器件功耗的同时，提高数据读写速度。

发明内容

本发明解决的问题是提供一种低功耗半导体存储器的制作方法，降低存储器功耗并提高数据读写速度。

为解决上述问题，本发明提供了一种低功耗半导体存储器的制作方法，包括：

提供半导体衬底，所述半导体衬底中形成有具有第一导电类型的有源区，以及所述有源区外的介电隔离区；

在所述半导体衬底上依次形成具有第一导电类型的第一掺杂层、具有第二导电类型的第二掺杂层以及介电保护层；

部分刻蚀所述介电保护层、第二掺杂层与第一掺杂层，有源区与介电隔离区上残留的第二掺杂层与第一掺杂层形成栅极结构；

在所述栅极结构的两侧形成间隙壁结构，在所述栅极结构两侧的有源区中形成源区与漏区；

在所述半导体衬底上形成第一层间介电层，刻蚀所述第一层间介电层，直至露出介电保护层的表面；

图形化所述介电保护层，以所述图形化的介电保护层为掩膜，刻蚀所述栅极结构直至露出有源区与介电隔离区表面，形成位于栅极结构两端的第一开口与第二开口，所述第一开口或第二开口至少部分位于有源区上，所述第一开口与第二开口间的第一掺杂层与第二掺杂层分别作为垂直隧穿场效应管的第二导电区与第一导电区；

在所述栅极结构的第一开口与第二开口中依次填充介电隔离材料与栅极导电材料，在所述第一开口中形成第一控制电极，在所述第二开口中形成第二控制电极。

与现有技术相比，本发明具有以下优点：

1.采用垂直隧穿场效应管控制半导体存储器的数据读写操作，而所述垂直隧穿场效应管采用隧穿效应实现器件的开启或关闭，这既降低了存储器的最小开启电压，又提高了器件的开关速度；

2.通过改变MOS晶体管的体区电位来标记数据存储情况，由于MOS晶体管的体区寄生电容相对较小，这就有效降低了器件功耗；

3.所述垂直隧穿场效应管集成于存储晶体管的栅极结构中，避免了对芯片面积的占用，有效提高了器件的集成度。

附图说明

图1示出了本发明实施例的低功耗半导体存储器的等效电路示意图；

图2a示出了本发明实施例的低功耗半导体存储器的俯视示意图；

图2b示出了本发明实施例的低功耗半导体存储器沿图2a中CC’方向的剖面结构示意图；

图2c示出了本发明实施例的低功耗半导体存储器沿图2a中BB’方向的剖面结构示意图；

图2d示出了本发明实施例的低功耗半导体存储器沿图2a中AA’方向的剖面结构示意图；

图3示出了本发明实施例的低功耗半导体存储器制作方法的流程示意图；

图4至15示出了本发明实施例的低功耗半导体存储制作方法。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

正如背景技术部分所述，现有技术半导体存储器的功耗相对较大，读写速度也较慢。针对这一问题，本发明的发明人提供了一种基于MOS晶体管体区电位变化来标记存储数据的低功耗半导体存储器。所述低功耗半导体存储器通过与MOS晶体管体区相连的控制晶体管来控制其体区电位，进而引起所述MOS晶体管阈值电压的变化。