[发明专利]闩锁侦测技术

权利要求书

1.一种半导体装置，其包括：

耦合至该装置的第一及第二电源轨的第一电路，该第一电路在闩锁状态存在下经受闩锁事件，该闩锁事件包含建立于该第一及第二电源轨之间的低电阻路径；

耦合至该第一电路的闩锁感测(LUS)电路，其中该闩锁感测(LUS)电路经组态成接收来自该第一电路的LUS输入讯号以及产生至该第一电路的LUS输出讯号，其中，该闩锁感测(LUS)电路包含在该第一及第二电源轨之间串联耦合的第一及第二晶体管，而该第一晶体管包含第一及第二端子、主体及栅极端子，其中，该第一晶体管的该第一端子及主体耦合至该第一电源轨以及该第二端子耦合至该闩锁感测(LUS)电路的输出，且该第二晶体管包含第一及第二端子、主体及栅极端子，其中，该第二晶体管的该第一端子及主体耦合至该第二电源轨以及该第二晶体管的该第二端子耦合至该第一晶体管的该栅极端子，其中

在该输入讯号为指示闩锁状态存在的有效闩锁讯号时，该闩锁感测(LUS)电路产生于该低电阻路径中建立中断的有效LUS输出讯号，以终止该闩锁事件。

2.根据权利要求1所述的装置，其中该第一电路包含pnpn结构。

3.根据权利要求1所述的装置，其中该第一电路包含反相器。

4.根据权利要求3所述的装置，其中该反相器包含具有第一寄生双极晶体管Q1及第二寄生双极晶体管Q2的寄生电路。

5.根据权利要求4所述的装置，其中该低电阻路径的中断是借由关掉该第一寄生双极晶体管Q1。

6.根据权利要求1所述的装置，其中该第一电源轨为工作电压V_DD以及该第二电源轨为接地电压V_SS。

7.根据权利要求1所述的装置，其中该第一晶体管为p型MOS晶体管以及该第二晶体管为n型MOS晶体管。

8.根据权利要求1所述的装置，其中该第二晶体管的该栅极端子耦合至该闩锁感测(LUS)电路的输入。

9.一种形成半导体装置的方法，其包括下列步骤：

提供用于该装置的基板；

在该基板上形成第一电路，该第一电路耦合至该装置的第一及第二电源轨，该第一电路在闩锁状态存在下经受闩锁事件，该闩锁事件包含建立于该第一及第二电源轨之间的低电阻路径；以及

在该基板上形成闩锁感测(LUS)电路，该闩锁感测(LUS)电路耦合至该第一电路，其中该闩锁感测(LUS)电路经组态成接收来自该第一电路的LUS输入讯号以及产生至该第一电路的LUS输出讯号，其中，形成该闩锁感测(LUS)电路的步骤包含形成在该第一及第二电源轨之间串联耦合的第一及第二晶体管，而该第一晶体管包含第一及第二端子、主体及栅极端子，其中，该第一晶体管的该第一端子及主体耦合至该第一电源轨以及该第二端子耦合至该闩锁感测(LUS)电路的输出，且该第二晶体管包含第一及第二端子、主体及栅极端子，其中，该第二晶体管的该第一端子及主体耦合至该第二电源轨以及该第二晶体管的该第二端子耦合至该第一晶体管的该栅极端子，其中

在该输入讯号为指示闩锁状态存在的有效闩锁讯号时，该闩锁感测(LUS)电路产生于使该低电阻路径中建立中断的有效LUS输出讯号，以终止该闩锁事件。

10.根据权利要求9所述的方法，其中形成该第一电路的步骤包含：在该基板上形成pnpn结构。

11.根据权利要求9所述的方法，其中形成该第一电路的步骤包含：在该基板上形成反相器。

12.根据权利要求11所述的方法，其中该反相器包含具有第一寄生双极晶体管Q1及第二寄生双极晶体管Q2的寄生电路。

13.根据权利要求12所述的方法，其中该低电阻路径的中断是借由关掉该第一寄生双极晶体管Q1。

14.根据权利要求9所述的方法，其中该第一电源轨为工作电压V_DD，以及该第二电源轨为接地电压V_SS。

15.根据权利要求9所述的方法，其中该第一晶体管为p型MOS晶体管，以及该第二晶体管为n型MOS晶体管。