[发明专利]闩锁侦测技术

说明书

技术领域

本揭示内容是针对提供有弹性及紧密的闩锁设计规则

背景技术

在集成电路(IC)中，四层pnpn结构可能发生闩锁。该pnpn结构包含双极晶体管。在不正常状态下，该双极晶体管可能被触发刺激(trigger stimulus)，例如集成电路的输入或输出接脚或电源接垫(power pad)上的正或负电压尖峰或正或高负电流加压(current-forcing)，而开启。如果晶体管在反馈回路中的增益的乘积是够大(例如，b1xb2大于1)以维持再生，则在pnpn结构中会产生不理想的电流路径。有大量的电流可能通过pnpn结构而导致闩锁。例如，大量的电流可由电源供应器或I/O接垫流到接地。闩锁可能造成电路失灵及/或不可逆地损坏IC。

用以预防闩锁的习知技术包括减少阱及基板电阻以产生较低的电压降。使用包围晶体管诸阱的防护环(guard ring)可达成降低基板电阻。例如，重度掺杂n型防护环可包围n型阱，以及重度掺杂p型防护环可包围p型阱。阱分接头(well tap)是要使阱连接至防护环，以降低寄生电阻。防护环有必须符合的特定闩锁设计规则，例如环的宽度，环至I/O接垫阱分接头长度的距离。这些设计规则相对大又无弹性。大闩锁设计规则的无弹性限制设计者在设计IC布局时的弹性以及预防闩锁需要的大芯片面积。

发明内容

具体实施例大体有关于包含闩锁侦测电路的半导体装置。在一具体实施例中，揭示一种装置，该装置包含耦合至该装置的第一及第二电源轨(power rail)的第一电路。该第一电路在闩锁状态存在下经受闩锁事件。该闩锁事件包括建立于该第一及该第二电源轨之间的低电 阻路径。该装置也包含耦合至该第一电路的闩锁感测(LUS)电路。该LUS电路经组态成接收来自该第一电路的LUS输入讯号以及产生至该第一电路的LUS输出讯号。在该输入讯号为指示闩锁状态存在的有效闩锁讯号时，该LUS电路产生于该低电阻路径中建立中断的有效LUS输出讯号，以终止该闩锁事件。

在另一具体实施例中，揭示一种形成装置的方法，该方法包括：提供用于该装置的基板。形成第一电路于该基板上。该第一电路耦合至该装置的第一及第二电源轨。该第一电路在闩锁状态存在下经受闩锁事件。该闩锁事件包括建立于该第一及该第二电源轨之间的低电阻路径。形成闩锁感测(LUS)电路于该基板上。该LUS电路耦合至该第一电路。该LUS电路经组态成接收来自该第一电路的LUS输入讯号以及产生至该第一电路的LUS输出讯号。在该输入讯号为指示闩锁状态存在的有效闩锁讯号时，该LUS电路产生于该低电阻路径中建立中断的有效LUS输出讯号，以终止该闩锁事件。

在另一具体实施例中，揭示一种形成装置的方法。提供用于该装置的基板。形成第一电路于该基板上。该第一电路耦合至该装置的第一及第二电源轨。该第一电路在闩锁状态存在下经受闩锁事件。该闩锁事件包括建立于该第一及该第二电源轨之间的低电阻路径。该方法更包括：在该基板上形成耦合至该第一电路的闩锁感测(LUS)电路。该LUS电路包含在该第一及该第二电源轨之间串联耦合的第一及第二晶体管。该LUS电路系经组态成接收来自该第一电路的LUS输入讯号以及产生至该第一电路的LUS输出讯号。在该输入讯号为指示闩锁状态存在的有效闩锁讯号时，该LUS电路产生于该低电阻路径中建立中断的有效LUS输出讯号，以终止该闩锁事件。

由以下的说明及附图可明白揭示于本文的具体实施例的以上及其它优点和特征。此外，应了解，描述于本文的各种具体实施例的特征彼此都不互斥而且可存在于各种组合及排列中。

附图说明

附图中，类似的部件大体在各图中用相同的组件符号表示。再者，附图不一定按照比例绘制，反而大体以强调方式图解说明本发明的原 理。在以下的说明中，在描述本发明的各种具体实施例时参考以下附图。

图1图示装置的一具体实施例；

图2a至图2b图示具有闩锁侦测电路的装置的具体实施例；以及

图3图示闩锁侦测电路的一具体实施例。

具体实施方式

具体实施例大体有关于半导体装置。在一具体实施例中，该装置包含闩锁侦测电路，该闩锁侦测电路侦测闩锁以及预防它继续。例如，该装置可为任何一种半导体装置，如集成电路(IC)。该IC可合并至或用于例如，电子产品、计算器、手机及个人数位助理(PDA)。该装置也可合并至其它类型的产品。