[发明专利]修复存储器单元的设备和方法及包括该设备的存储器系统

权利要求书

1.一种存储器系统，其包括：

存储器设备，其包括具有至少N×M的矩阵阵列结构的非易失性存储设备，其中N和M每个表示等于或大于2的整数；以及

测试设备，其被配置为测试所述存储器设备，

其中，由所述测试设备检测的故障地址被传送到存储器设备并且被存储在所述非易失性存储设备中。

2.如权利要求1所述的存储器系统，其中，所述测试设备包括半导体芯片。

3.如权利要求2所述的存储器系统，其中，所述半导体芯片包括纠错码（ECC）引擎，并且

所述非易失性存储设备包括具有至少N×M的矩阵阵列结构的反熔丝阵列，其中N和M每个表示等于或大于2的整数。

4.如权利要求2所述的存储器系统，其中，所述半导体芯片包括内置自测试（BIST）单元，并且

所述非易失性存储设备包括具有至少N×M的矩阵阵列结构的反熔丝阵列，其中N和M每个表示等于或大于2的整数。

5.如权利要求4所述的存储器系统，其中，所述BIST单元被连接到所述ECC引擎。

6.如权利要求2所述的存储器系统，其中，所述半导体芯片包括纠错码（ECC）引擎或内置自测试（BIST）单元以及被配置为存储故障地址的故障地址存储器。

7.如权利要求6所述的存储器系统，其中，所述故障地址存储器由控制单元控制。

8.如权利要求2所述的存储器系统，其中，所述半导体芯片包括纠错码（ECC）引擎或内置自测试（BIST）单元、故障地址存储器、地址输出单元、控制输出单元、数据缓冲器和控制单元。

9.如权利要求8所述的存储器系统，其中，所述控制输出单元控制ECC引擎或BIST单元、故障地址存储器、数据缓冲器和控制单元的操作。

10.如权利要求2所述的存储器系统，其中，所述半导体芯片被包括在存储器控制器中并且被连接到中央处理单元（CPU）。

11.如权利要求10所述的存储器系统，其中，所述CPU向所述存储器设备提供测试命令。

12.如权利要求11所述的存储器系统，其中，所述测试命令包括测试开始命令、测试退出命令或故障地址传送命令。

13.如权利要求1所述的存储器系统，其中，所述测试设备被包括在测试装备中。

14.如权利要求13所述的存储器系统，其中，所述测试装备包括模式生成器、探测卡和插槽。

15.如权利要求1所述的存储器系统，其中，所述非易失性存储设备包括具有至少N×M的矩阵阵列结构的反熔丝阵列，其中N和M每个表示等于或大于2的整数。

16.如权利要求15所述的存储器系统，还包括临时故障地址存储器，其被配置为存储故障地址。

17.如权利要求16所述的存储器系统，其中，所述故障地址在控制单元的控制下被存储在所述反熔丝阵列中。

18.如权利要求17所述的存储器系统，其中，所述控制单元响应于从解码单元接收的模式启用信号而被激活。

19.如权利要求17所述的存储器系统，其中，所述控制单元控制故障地址被写入到反熔丝阵列或从反熔丝阵列读取，并且控制验证结果被传送到所述存储器设备外部。

20.如权利要求16所述的存储器系统，其中，所述反熔丝阵列被连接到修复地址存储器，该修复地址存储器被配置为存储故障地址，

其中，所述修复地址存储器被连接到比较单元，该比较单元被配置为将故障地址与外部地址相比较，

其中，所述比较单元被连接到复用器，该复用器被配置为选择故障地址和外部地址中的一个。

21.一种存储器设备，其包括：

临时故障地址存储器，其用于临时存储故障地址；

非易失性存储设备，其具有至少N×M的矩阵阵列结构以便存储故障地址，其中N和M每个表示等于或大于2的整数；以及

控制单元，其被配置为控制存储在临时故障地址存储器中的故障地址到非易失性存储设备的传送。

22.如权利要求21所述的存储器设备，其中，所述非易失性存储设备包括反熔丝阵列。