[发明专利]修复存储器单元的设备和方法及包括该设备的存储器系统

说明书

技术领域

本发明构思的实施例涉及一种存储器系统，特别涉及一种用于通过使用测试设备测试包括非易失性存储设备的存储器设备而修复存储器单元的方法和设备，以及包括该设备的系统。

背景技术

半导体芯片根据半导体制造过程制造，然后使用测试装备以晶圆（wafer）、裸片（die）或封装（package）的形式进行测试。通过测试，可以挑选出有缺陷的部分或有缺陷的芯片。当半导体芯片的某些存储器单元是有缺陷的时，通过恢复这样的有缺陷的存储器单元来修理半导体芯片。

最近，随着制造诸如动态随机存取存储器（DRAM）的半导体芯片的过程变得越来越精细，在制造过程期间更可能发生错误。而且，即使在初始测试阶段期间没有检测到错误，在芯片操作期间也可能发生错误。为了解决这个问题，已经开发了各种测试方法和设备。

发明内容

本发明构思的实施例提供用于可靠地修复存储器单元的测试设备。

本发明构思的实施例还提供用于可靠地修复存储器单元的测试方法。

本发明构思的实施例还提供包括测试设备的存储器系统和用于可靠地修复存储器单元的方法。

本发明构思的技术目的不限于以上公开；基于以下描述其他目的对本领域普通技术人员可以变得清楚。

根据本发明构思的方面，存储器系统包括存储器设备，该存储器设备包括具有至少N×M的矩阵阵列结构的非易失性存储设备，其中N和M每个表示等于或大于2的整数；和测试设备，其被配置为测试存储器设备。由测试设备检测到的故障地址被传送到存储器设备，并且被存储在非易失性存储设备中。

在实施例中，测试设备可以包括半导体芯片。

在实施例中，半导体芯片可以包括纠错码（ECC）引擎，并且非易失性存储设备可以包括具有至少N×M的矩阵阵列结构的反熔丝（anti-fuse）阵列，其中N和M每个表示等于或大于2的整数。

在实施例中，半导体芯片可以包括内置自测试（BIST）单元，并且非易失性存储设备可以包括具有至少N×M的矩阵阵列结构的反熔丝阵列，其中N和M每个表示等于或大于2的整数。

在实施例中，BIST单元可以被连接到ECC引擎。

在实施例中，半导体芯片可以包括纠错码（ECC）引擎或内置自测试（BIST）单元和被配置为存储故障地址的故障地址存储器。

在实施例中，故障地址存储器可以由控制单元控制。

在实施例中，半导体芯片可以包括纠错码（ECC）引擎或内置自测试（BIST）单元、故障地址存储器、地址输出单元、控制输出单元、数据缓冲器和控制单元。

在实施例中，控制输出单元可以控制ECC引擎或BIST单元、故障地址存储器、数据缓冲器和控制单元的操作。

在实施例中，半导体芯片可以包括在存储器控制器中，并且可以连接到中央处理单元（CPU）。

在实施例中，CPU可以将测试命令提供到存储器设备。

在实施例中，测试命令可以包括测试开始命令、测试退出命令或故障地址传送命令。

在实施例中，测试设备可以包括在测试装备中。

在实施例中，测试装备可以包括模式生成器、探测卡（probe card）和插槽（socket）。

在实施例中，非易失性存储设备可以包括具有至少N×M的矩阵阵列结构的反熔丝阵列，其中N和M每个表示等于或大于2的整数。

在实施例中，存储器系统还可以包括临时故障地址存储器（storage），其被配置为存储故障地址。

在实施例中，故障地址可以在控制单元的控制下存储在反熔丝阵列中。

在实施例中，控制单元可以响应于从解码单元接收的模式启用（enable）信号而被激活。

在实施例中，控制单元控制故障地址被写入到反熔丝阵列或从反熔丝阵列读取，并且控制验证结果被传送到存储器设备外部。

在实施例中，反熔丝阵列可以连接到被配置为存储故障地址的修复地址存储器，修复地址存储器可以连接到被配置为将故障地址与外部地址相比较的比较单元，并且比较单元可以连接到被配置为选择故障地址和外部地址中的一个的复用器。

根据本发明构思的方面，存储器设备包括：临时故障地址存储器，其用于临时存储故障地址；非易失性存储设备，其具有至少N×M的矩阵阵列结构以便存储故障地址，其中N和M每个表示等于或大于2的整数；以及控制单元，其被配置为控制存储在临时故障地址存储器中的故障地址到非易失性存储设备的传送。

在实施例中，非易失性存储设备可以包括反熔丝阵列。