[发明专利]与FINFET工艺相兼容的二极管结构

说明书

技术领域

本发明总体上涉及半导体领域，更具体地，涉及与FINFET工艺相兼容的二极管结构。

背景技术

二极管是一种允许电流在一个方向通过而在另一个方向很难通过的电子器件。在现代电路设计中最常见的二极管是半导体二极管。

半导体二极管的实例包括浅沟槽隔离(STI)二极管和栅控二极管。这两种二极管通常具有快速的导通时间和高导率，使得它们能很好地适应于静电放电(ESD)保护电路。

在一些案例中，利用鳍式场效应晶体管(FinFET)工艺可以形成栅控二极管。由于FinFET，使得在半导体行业中，半导体的尺寸可以越来越小而相应的FET速度可以越来越快。事实上，FinFET或多个栅极晶体管可以用于32nm的子晶体管节点中。FinFET不仅提高了面密度还增强了沟道的栅极控制。

但不幸的是，栅控二极管和STI二极管均具有不良弊端。

发明内容

为解决上述问题，本发明提供了一种集成电路，包括：阱，具有第一掺杂类型，形成在具有第一掺杂类型的衬底的上方，阱包括鳍；源极，形成在阱的上方，位于鳍的第一侧，源极具有第二掺杂类型；漏极，形成在阱的上方，位于鳍的第二侧，漏极具有第一掺杂类型；以及栅氧化物，形成在鳍的上方，鳍的回退区将栅氧化物与源极横向分隔开。

其中，栅氧化物仅部分地覆盖鳍的顶面。

其中，在源极和漏极之间的鳍中限定沟道。

其中，栅氧化物覆盖鳍的紧邻漏极的一部分。

其中，回退区的第一宽度小于栅氧化物的第二宽度。

其中，栅氧化物的外侧壁与漏极的内侧壁垂直对齐。

其中，源极电连接至超过约三伏特的电压源。

其中，漏极和栅极电连接至地线。

其中，第一掺杂类型是P型，第二掺杂类型是N型。

此外，还提供了一种集成电路，包括：阱，具有第一掺杂类型，形成在具有第一掺杂类型的衬底的上方，阱包括具有鳍式顶面的鳍；源极和漏极，形成在鳍的相对两侧，源极具有第二掺杂类型，漏极具有第一掺杂类型；以及栅氧化物，覆盖鳍式顶面的第一部分，并留出鳍式顶面的第二部分，鳍式顶面的第二部分与未被栅氧化物覆盖的回退区相对应。

其中，在源极和漏极之间的鳍中限定沟道。

其中，鳍式顶面的第一部分紧邻漏极。

其中，回退区由鳍形成。

其中，源极电连接至超过约三伏特的电压源，漏极和栅极电连接至地线。

其中，栅极氧化层的外侧壁与漏极的内侧壁垂直对齐。

其中，栅氧化物与鳍式顶面的第一部分相啮合。

其中，回退区紧邻源极。

此外，还提供了一种形成集成电路的方法，包括：在衬底的上方形成具有第一掺杂类型的阱，衬底具有第一掺杂类型，阱包括具有鳍式顶面的鳍；在鳍的相对侧形成源极和漏极，源极具有第二掺杂类型，漏极具有第一掺杂类型；以及用栅氧化物覆盖鳍式顶面的第一部分，并留出鳍式顶面的第二部分，鳍式顶面的第二部分与未被栅氧化物覆盖的回退区相对应。

该方法进一步包括在源极和漏极之间形成沟道。

该方法进一步包括将源极电连接至超过约三伏特的电压源，并将漏极和栅氧化物电连接至地线。

附图说明

为了更全面地理解实施例及其优势，现将结合附图所进行的描述作为参考，其中：

图1示出了传统栅控二极管；

图2示出了传统浅沟槽隔离(STI)二极管；

图3示出了具有回退区以及与鳍式场效应晶体管(FinFET)制作工艺兼容的实施例二极管；

图4示出了图1所示的传统栅控二极管的顶视图；

图5示出了图2所示的传统STI二极管的顶视图；

图6示出了图3所示的实施例二极管的顶视图；

图7示出了图1所示的栅控二极管、图2所示的STI二极管以及图3所述的实施例二极管的导通电阻(Ron)和反向漏电流的对比图表；

图8以图形示出横跨图2所示栅控二极管中栅氧化物的区的电场；

图9以图形示出横跨图3所示实施例二极管中栅氧化物的区的电场；以及

图10示出了形成图3所示实施例二极管的方法。

除非另有说明，否则不同图中对应的数字和符号通常指代对应部分。绘制出的图用于清楚地说明实施例的相关方面，且无需按比例绘制。

具体实施方式