[发明专利]多晶硅栅极的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种多晶硅栅极的形成方法。

背景技术

随着半导体技术的发展，集成电路所采用的特征尺寸越来越小，使得MOS晶体管的多晶硅栅极长度、沟道长度相应减小，因而多晶硅栅极电阻增大，这会引起较大的电阻-电容延迟，从而影响MOS晶体管的开关速度，为了提高多晶硅栅极电阻，特别是多晶硅栅极的电阻，往往需要在多晶硅栅极中掺杂离子以增强多晶硅栅极的导电率，在65nm及以下的工艺技术中，一般要求器件中包括掺杂多晶硅栅极和非掺杂多晶硅栅极。

由于受掺杂离子的影响，掺杂多晶硅栅极的侧壁的形貌往往不平整，会出现如图1a和图1b所示的颈形(necking)侧壁以及粗糙(rough)侧壁。在图1a中，半导体衬底110上具有根据掩模图形130刻蚀得到的多晶硅栅极120，当刻蚀气体中的有机物含量较少时，对多晶硅栅极120的侧壁121的刻蚀速率大于侧壁121上有机物的沉积速率，多晶硅栅极120的侧壁121较光滑，但会呈现颈形(即，所述多晶硅栅极220截面大致呈梯形，所述梯形的上底小于掩模图形130的宽度)。在图1b中，半导体衬底110上具有根据掩模图形130刻蚀得到的多晶硅栅极120，当刻蚀气体的有机物较多时，对多晶硅栅极120的侧壁121的刻蚀速率小于侧壁121上有机物的沉积速率，多晶硅栅极120的侧壁121较粗糙。颈形侧壁以及粗糙侧壁都会影响多晶硅栅极的电性能。

因此，如何提供一种多晶硅栅极的形成方法，能够使得多晶硅栅极具有光滑、平整的侧壁，从而保证多晶硅栅极的电性能，已成为本领域技术人员亟需解决的问题。

发明内容

本发明的目的在于提供一种多晶硅栅极的形成方法，能够使得多晶硅栅极具有光滑、平整的侧壁，从而保证多晶硅栅极的电性能。

为解决上述技术问题，本发明提供一种多晶硅栅极的形成方法，所述多晶硅栅极的形成方法包括：

提供半导体衬底，所述半导体衬底上具有自下至上依次层叠的多晶硅层和掩模层；

选择性去除所述掩模层，以形成掩模图形；

在所述掩模图形的侧壁上制备侧墙；

对所述多晶硅层进行干法刻蚀，以形成多晶硅栅极，刻蚀气体对所述多晶硅栅极的侧壁的刻蚀速率大于所述侧壁上有机物的沉积速率；以及

去除所述侧墙。

较佳的，在所述掩模图形的侧壁上制备侧墙的步骤包括：

在所述掩模图形和所述多晶硅层上制备一牺牲层；

刻蚀所述牺牲层，并保留所述掩模图形的侧壁上的所述牺牲层，以形成所述侧墙。

较佳的，采用化学气相沉积、物理气相沉积或原子层沉积的方法，在所述掩模图形和所述多晶硅层上制备一牺牲层。

较佳的，所述半导体衬底和所述多晶硅层之间还包括一刻蚀停止层。

较佳的，所述干法刻蚀的气体包括氯气和氧气，其中，氯气的流量速率范围为60sccm～150sccm，氧气的流量速率范围为5sccm～20sccm。

较佳的，所述侧墙的材料为二氧化硅、氮化硅、无定形碳、有机物或金属中的一种或几种的组合。

较佳的，采用湿法刻蚀或干法刻蚀去除所述侧墙。

较佳的，所述掩模层为单层掩膜层或多层掩膜层。

较佳的，所述多层掩膜层为自下至上依次层叠的氮化物掩模层和氧化物掩模层。

较佳的，所述多晶硅层为磷掺杂多晶硅层。

较佳的，所述多晶硅层中磷的掺杂浓度为1E19/cm³～1E20/cm³。

与现有技术相比，本发明提供的多晶硅栅极的形成方法具有以下优点：

本发明提供的多晶硅栅极的形成方法在形成掩模图形后，在所述掩模图形的侧壁上制备侧墙，与现有技术相比，在所述掩模图形的侧壁上制备侧墙后，再对所述多晶硅层进行刻蚀，以形成多晶硅栅极，刻蚀气体对所述多晶硅栅极的侧壁的刻蚀速率大于所述侧壁上有机物的沉积速率，使所述多晶硅栅极的侧壁较光滑，但会呈现颈形，之后再去除所述侧墙，由于所述侧墙被去除，所以所述侧壁的颈形凹进被消除，使得所述多晶硅栅极具有光滑、平整的侧壁，从而保证所述多晶硅栅极的电性能。

附图说明

图1a-图1b为现有技术中的多晶硅栅极的剖面图；

图2为本发明一实施例的多晶硅栅极的形成方法的流程图；

图3a-图3f为本发明一实施例的多晶硅栅极的形成方法的示意图。

具体实施方式