[发明专利]半导体装置

说明书

相关申请的交叉引用

本申请要求2012年8月8日向韩国知识产权局提交的申请号为10-2012-0086683的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明总体而言涉及一种半导体装置，更具体而言，涉及一种层叠有多个芯片的三维（3D）半导体装置。

背景技术

为了提高半导体装置的集成度，已经研究了层叠有和封装有多个芯片的3D半导体装置。包括沿着垂直方向层叠的两个或多个芯片的3D半导体装置可以在相同的空间中呈现出最大集成度。

为了实施3D半导体装置，可以应用各种方法。在其中的一种方法中，将具有相同结构的多个芯片层叠，并且经由诸如金属线的导线连接所述多个芯片，以便作为一个半导体来操作。

近来，已经利用了穿通硅通孔（TSV）方法，将多个层叠的芯片经由TSV电连接。在利用TSV的半导体装置中，多个芯片经由TSV垂直连接。因此，所述半导体装置相比于包括利用导线经由边缘互连连接的多个芯片的半导体装置，可以更加减小封装面积。

图1示意性地示出形成现有的半导体装置的存储器芯片10。在图1中，存储器芯片10包括存储器区11、数据输入/输出模块12、数据传送/接收单元13、多个通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1、测试焊盘14以及测试数据传送/接收单元15。存储器区11包括多个存储器单元。数据输入/输出模块12被配置成经由数据输入/输出线GIO来执行针对存储器区11的数据输入/输出操作。数据输入/输出模块12与数据传送/接收单元13和测试焊盘14连接。数据输入/输出模块12与数据传送/接收单元13连接，并且被配置成在正常操作期间，接收经由多个通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1输入的数据，或者将从数据输入/输出模块12输出的数据输出到多个通道DQ0、DQ1、DQ2、…、DQn-2以及DQn-1。此外，数据输入/输出模块12被配置成在测试操作期间，从测试焊盘14和测试数据传送/接收单元15接收数据TDQ<0:m>，或者将数据输出到测试数据传送/接收单元15和测试焊盘14。在测试操作期间，现有的半导体装置不利用数据传送/接收单元13而利用测试数据传送/接收单元15来执行测试操作。因此，现有的半导体装置不能验证在数据传送/接收单元13中是否存在缺陷。

发明内容

本文描述了如下一种半导体装置，所述半导体装置可以对形成存储器芯片的全部电路执行测试，而不管所述半导体装置的操作模式如何。

在一个实施例中，一种半导体装置包括一种存储器芯片，所述存储器芯片包括：存储器区；数据输入/输出模块，所述数据输入/输出模块被配置成与存储器区通信；以及数据传送/接收模块，所述数据传送/接收模块被配置成将多个通道和焊盘中的一个与数据输入/输出模块连接，其中，所述多个通道被配置成将正常数据输出到另一个芯片，并且从另一个芯片输入正常数据，而所述焊盘被配置成输入和输出测试数据。

在一个实施例中，一种半导体装置包括一种存储器芯片，所述存储器芯片包括：焊盘，所述焊盘被配置成输入和输出测试数据；多个通道，所述多个通道被配置成当存储器芯片与另一个芯片层叠时输入和输出正常数据，而当存储器芯片不与另一个芯片层叠时被浮置；数据传送和接收模块，所述数据传送和接收模块被配置成在测试操作期间从焊盘中接收测试数据，而在正常操作期间经由多个通道接收正常数据；以及数据输入/输出模块，所述数据输入/输出模块被配置成接收从数据传送/接收模块中传送的数据，并且与存储器区通信。

在一个实施例中，一种半导体装置包括一种存储器芯片，所述存储器芯片包括：数据输入/输出模块，所述数据输入/输出模块被配置成与存储器区通信；数据传送/接收单元，所述数据传送/接收单元被配置成经由所述数据传送/接收单元的一个端部与数据输入/输出模块通信；以及路径选择单元，所述路径选择单元被配置成响应于控制信号，而选择性地将数据传送/接收单元的另一个端部与焊盘和多个通道中的一个耦接。

附图说明

结合附图来描述本发明的特点、方面以及实施例，其中：

图1示意性地示出形成现有的半导体装置的存储器芯片；

图2示出根据一个实施例的半导体装置的配置；以及

图3示出图2的半导体装置的详细配置。

具体实施方式

在下文中，将通过实施例，参照附图来描述根据不同实施例的半导体装置。