[发明专利]一种晶圆结构以及应用其的功率器件

说明书

技术领域

本发明涉及半导体功率器件技术领域，更具体的说，是关于一种晶圆结构以及应用其的功率器件。

背景技术

在功率器件制造工艺中，一般采用的晶圆结构为：在原始的低阻半导体衬底上向外延伸一层高阻层，即外延层，用来耐受高压，低阻衬底作为支撑而不增加更多的电阻。图1（a）所示为现有技术中通常采用的晶圆结构的示意图，其中1'为半导体衬底，2'为单一层次、均匀掺杂的外延层，而图1（b）所示为对应的外延层2'掺杂浓度示意图，其中横坐标C表示掺杂浓度的大小，纵坐标Y表示纵向深度。但是这种外延结构难以提高器件的终端耐压参数（BV）。

参考图2，所示为图1所示的晶圆结构应用在采用沟槽填充工艺制造的纵向超结金属氧化物场效应晶体管（SuperJunctionMOSFET）的结构示意图。由于外延结构在工艺过程中形成的表面场氧化层的作用，易于使外延层2中N型杂质积聚在表面，因此在刻蚀的沟槽中填充P型硅形成的P柱4在制造的过程中，其表面部分的P型杂质被中和，从而形成了向内聚拢的结构6，这种聚拢的结构使得SJMOS的终端在表面处不易耗尽，导致了其击穿电压偏低。

参考图3，所示为图1所示的晶圆结构应用在普通的垂直双扩散金属氧化物半导体场效应晶体管（VDMOS）终端中的结构示意图，其中7为VDMOS的P型体区，8为耗尽层边界，其构成的终端结构难以承受高压，即耐压系数较低，并且终端设计较为困难。

发明内容

有鉴于现有技术的上述缺陷，本发明的目的在于提供一种晶圆结构以及应用其的功率器件，以克服现有技术中的功率器件耐压不高的问题。

为实现上述目的，本发明提供如下技术方案：

依据本发明一实施例的一种晶圆结构，包括：

高浓度掺杂的第一掺杂层；

依次位于所述第一掺杂层上的第二掺杂层和第三掺杂层；其中，所述第三掺杂层的掺杂浓度小于所述第二掺杂层或为本征掺杂。

优选的，所述第二掺杂层的掺杂浓度为均匀分布或梯度分布。

优选的，所述第二掺杂层的杂质类型与所述第一掺杂层的杂质类型相同或相反。

优选的，所述第二掺杂层和第三掺杂层在所述第一掺杂层上依次外延生长形成。

依据本发明一实施例的一种功率器件，包括依据本发明的任一晶圆结构。

优选的，所述功率器件为金属氧化层半导体场效晶体管（MOSFET）、绝缘栅双极型晶体管（IGBT）或二极管。

优选的，所述金属氧化层半导体场效晶体管（MOSFET）为纵向超结金属氧化物场效应晶体管或垂直双扩散金属氧化物半导体场效应晶体管。

优选的，所述纵向超结金属氧化物场效应晶体管由沟槽填充工艺制造。

经由上述的技术方案可知，与现有技术相比，本发明提供了一种新的晶圆结构，其中掺杂浓度较高的第一掺杂层作为衬底结构，位于第一掺杂层上的第二掺杂层具有一定的掺杂浓度，而最上方的第三掺杂层为本征材质，这样由第二掺杂层和第三掺杂层作为双层的外延结构应用在功率器件中。依据本发明的实施例不仅可以提高功率器件的耐压，同时击穿电压的稳定性也得到了较大的改善，并具有更强的工艺容差能力和更高的终端可靠性。通过下文优选实施例的具体描述，本发明的上述和其他优点更显而易见。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1所示为现有晶圆结构中的外延结构和掺杂浓度分布的示意图；

图2所示为现有的晶圆结构应用在纵向超结金属氧化物场效应晶体管的结构示意图。

图3所示为现有的晶圆结构应用在垂直双扩散金属氧化物半导体场效应晶体管中的结构示意图。

图4所示为依据本发明的晶圆结构及其掺杂浓度分布的示意图；

图5所示为依据本发明的晶圆结构应用在纵向超结金属氧化物场效应晶体管的结构示意图；

图6所示为依据本发明的晶圆结构应用在垂直双扩散金属氧化物半导体场效应晶体管的结构示意图；

图7所示为图6中VDMOS结构沿AA'方向的剖面图。

图中标号说明：1——第一掺杂层；2——第二掺杂层；3——第三掺杂层；4——P柱；5——碗状结构；6——聚拢结构；7——P型体区；8——耗尽层边界。

具体实施方式