[发明专利]一种4bit相位量化模数转换器电路结构

说明书

技术领域

本发明涉及的是一种4bit相位量化模数转换器（ADC）电路结构。属于半导体集成电路设计技术领域

背景技术

模数转换器作为连接模拟信号与数字信号之间的桥梁，在现代电子设备中无处不在，且不可替代。传统的模数转换器（ADC）的数字化对象是模拟信号的幅度信息，如果将数字化对象变为模拟信号的相位信息，这种模数转换器就被称为相位量化ADC。

相位量化ADC的优势在于在正交采样技术的基础上可大大减少比较器数量，降低系统复杂度，同时性能不受模拟信号幅度变化的影响，在系统应用中还可以直接实现数字的相位调制。所谓正交采样技术，即将模拟输入信号变换为两路正交信号I/Q后再进行后续处理。精度为N bit的相位量化ADC要实现的功能是通过对I/Q的各种加权信号的不同组合两两比较，得到2^N个等相位区间，每个区间宽度为(2π/2^N)度，然后将它们量化输出。简单来说就是要得到2^（N-1）路与I/Q同频率的且占空比为50%的方波，它们两两之间的相差为(2π/2^N)度。精度越高，相位量化ADC的性能就越优越。

因此4bit相位ADC就应该实现如下功能：由正交信号I/Q得到8路两两相差22.5°的占空比为50%，且与I/Q同频的方波。

图1所示为由4bit相位量化原理得到的8路方波以及它们由I/Q的各种加权信号两两组合的表达式。从图中可以看出，4bit相位量化ADC的实现需要多达8种加权信号。如何简便又精确地在电路中得到这些加权信号成为了4bit相位量化ADC由理论转为实现的瓶颈。

发明内容

本发明提出的是一种4bit相位量化ADC的电路结构，其目的在于采用分压及单端转差分相结合的方法，可简便得到4bit相位量化所需的所有加权信号，同时在比较器整列中加入冗余比较器从而提高整个电路的性能。

本发明的技术解决方案： 4bit相位量化ADC的电路结构，包括依次连接的输入预放大单元、加权分压网络、单端转差分放大单元、比较器阵列、LVDS输出缓冲。

本发明具有以下有益效果：1）本发明提供的4bit相位量化ADC结构，通过分压及单端转差分相结合的方法，简便得到了实现4bit相位量化ADC功能所需要的所有I/Q加权信号，使4bit相位量化ADC实现成为可能。随着精度的提升，相位量化ADC本身性能包括其所在应用系统的性能必然得到显著提升；2）本发明提供的4bit相位量化ADC结构，通过增加冗余比较器的方法，避免了加权信号在进入比较器时幅度受不同负载情况影响而导致交点移位，进而相位区间失真的情况发生，进一步提到了4bit相位量化ADC的性能；3）本发明提供的4bit相位量化ADC结构具有LVDS数字接口，方便进行后续数字处理。

附图说明

图1是根据4bit相位量化原理得到的8路方波及其表达式图。

图2是本发明的电路结构系统框图。

图3是基本的差分放大器电路图。

图4是加权分压网络电路示意图。

图5是加权信号与比较器阵列连接方法示意图。

图6是信号负载不同导致相位区间失真的示意图。

图1中的1-16表示相位区间，V1-V8是方波。

具体实施方式

本发明采用简便的电阻分压及单端转差分方法得到4bit相位量化ADC所需的所有加权信号，便于整个电路的实现；并通过增加冗余比较器的方法进一步提高电路性能。 

如图2所示， 4bit相位量化ADC的电路结构系统的结构是由输入预放大单元、加权分压网络、单端转差分放大单元、比较器阵列、LVDS输出缓冲依次串接而成，同时还包括片上偏置电路用于为除加权分压网络之外的其它电路组成部分提供偏置。

所述的输入预放大单元是一个具有5dB左右增益的放大器，用于补偿所述加权分压网络所带来的幅度损耗。

所述的加权分压网络是一个通过电阻分压实现I/Q信号加权网络，I/Q信号经过所述加权分压网络后，就得到了实现4bit相位ADC所需的主要加权信号0.38I/Q和0.92I/Q。

所述的单端转差分放大单元实现了将上述加权信号由单端转变为差分，得到实现4bit相位ADC所需的所有加权信号±0.38I/Q和±0.92I/Q。

所述的比较器阵列用于将上述8种加权信号按照4bit相位ADC原理两两组合后进行电压比较，得出8路两两相差22.5°并与I/Q同频的方波。