[发明专利]具有无结垂直栅晶体管的半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

有源柱体，所述有源柱体从衬底垂直地突出，并且包括第一杂质区、所述第一杂质区之上的第二杂质区、以及所形成的所述第二杂质区之上的第三杂质区；

栅电极，所述栅电极形成在所述第二杂质区的侧壁之上；以及

位线，所述位线沿着与所述栅电极相交的方向排列，并与所述第一杂质区接触；

其中，所述第一杂质区、所述第二杂质区和所述第三杂质区包括相同极性的杂质。

2.如权利要求1所述的半导体器件，其中，所述第一杂质区、所述第二杂质区和所述第三杂质区中的每个具有范围从8×10¹⁸原子/cm³至3×10¹⁹原子/cm³的杂质浓度。

3.如权利要求1所述的半导体器件，其中，所述第一杂质区、所述第二杂质区和所述第三杂质区具有相同的杂质浓度。

4.如权利要求1所述的半导体器件，其中，所述第一杂质区是漏极区，所述第二杂质区是体区，所述第三杂质区是源极区。

5.如权利要求1所述的半导体器件，其中，所述栅电极围绕所述第二杂质区的侧壁。

6.如权利要求1所述的半导体器件，其中，所述位线与所述第一杂质区的侧壁接触，且形成在所述衬底之上。

7.如权利要求1所述的半导体器件，其中，所述位线形成在衬底中且位于所述第一杂质区之下，其中所述位线与所述第一杂质区的底部接触。

8.如权利要求7所述的半导体器件，所述器件还包括：形成在所述衬底和所述位线之间的绝缘层。

9.如权利要求1所述的半导体器件，其中，所述衬底是硅Si衬底，所述有源柱体包括N型杂质。

10.如权利要求1所述的半导体器件，其中，所述衬底是锗硅SiGe衬底、锗Ge衬底、III-V族化合物半导体衬底中的任意一个，或者是锗硅SiGe衬底、锗Ge衬底、III-V族化合物半导体衬底的组合，所述有源柱体包括P型杂质。

11.如权利要求1所述的半导体器件，其中，所述衬底具有纳米结构，其中所述纳米结构包括纳米线结构、纳米带结构、以及纳米线结构和纳米带结构的组合中的任意一个。

12.如权利要求1所述的半导体器件，所述器件还包括：

栅绝缘层；

其中所述栅绝缘层包括：

垂直绝缘部分，所述垂直绝缘部分形成在所述栅电极和所述第二杂质区之间；以及

水平绝缘部分，所述水平绝缘部分接触到所述垂直绝缘部分的下部且形成在所述第一杂质区和所述栅电极之间；

其中，所述水平绝缘部分比所述垂直绝缘部分更厚。

13.一种制造半导体器件的方法，包括：

形成多个有源柱体，每个有源柱体具有形成在衬底之上的第一杂质区和顺序形成在所述第一杂质区上的第二杂质区和第三杂质区；

形成位于相邻有源柱体之间和所述衬底之上的位线，以与所述衬底绝缘并与所述第一杂质区的第一侧壁接触；以及

在与所述位线相交的方向上在所述第二杂质区的侧壁之上形成栅电极。

14.如权利要求13所述的方法，其中形成所述栅电极包括：

在所述位线之上形成绝缘层；

将所述绝缘层和所述多个有源柱体图案化，以形成多个沟槽，每个沟槽在与所述位线相交的方向上延伸；

在所述沟槽的底表面和侧壁之上形成栅绝缘层；以及

在所述栅绝缘层之上利用导电材料来形成所述栅电极，以设置在所述第二杂质区的侧壁之上。

15.如权利要求13所述的方法，其中，所述形成多个有源柱体的步骤包括：

激活掺杂的第一杂质区；以及

激活掺杂的第二杂质区和第三杂质区；

其中使用原位工艺来执行对所述第一杂质区、所述第二杂质区和所述第三杂质区的掺杂。