[发明专利]一种16位流水线型模数转换器

权利要求书

1.一种16位流水线型模数转换器，其特征在于，包括：

顺序连接的前置采样保持电路、第一级、第二级、第三级、第四级多位数数模转换器和第五级快闪模数转换器，以及分别与所述第一级、第二级、第三级、第四级多位数数模转换器和所述第五级快闪模数转换器连接的数字校正电路；其中，

所述前置采样保持电路对输入信号进行采样，并将所述输入信号输出至第一级多位数数模转换器；

第一级多位数数模转换器对所述前置采样保持电路的输出进行采样，并将量化剩余差值放大输出，同时完成对本级输出可控比较器的输出值的编码；

第二级多位数数模转换器对第一级多位数数模转换器的输出进行采样，并将量化剩余差值放大输出，同时完成对本级输出可控比较器的输出值的编码；

第三级多位数数模转换器对第二级多位数数模转换器的输出进行采样，同时完成对本级输出可控比较器的输出值的编码；

第四级多位数数模转换器对第三级多位数数模转换器的输出进行采样，同时完成对本级输出可控比较器的输出值的编码；

第五级快闪模数转换器对第四级多位数数模转换器的输出进行采样，同时完成对本级输出可控比较器的输出值的编码；

第三级多位数数模转换器和所述第五级快闪模数转换器与第一级多位数数模转换器的时序相同；

第四级多位数数模转换器与第二级多位数数模转换器的时序相同。

2.根据权利要求1所述的模数转换器，其特征在于，所述前置采样保持电路包括：第一运算放大器(Ash1)，第一自举开关、第二自举开关、第三自举开关和第四自举开关，传输门以及电容；

所述第一运算放大器的正负输入端由一NMOS晶体管(M7)短接在一起，并通过一NMOS晶体管(M5)和一NMOS晶体管(M6)将一输入电压(Vin_com)加入到所述第一运算放大器的正负输入端；

所述第一运算放大器的正负输出端由一NMOS晶体管(M8)短接在一起，用于对所述第一运算放大器的输出进行复位；

第一自举开关(S1)、第二自举开关(S2)输出相应的控制信号将起开关作用的一NMOS晶体管(M1)和一NMOS晶体管(M2)打开，使得第十九电容(C19)、第十七电容(C17)与正输入信号相连，第二十电容(C20)和第十八电容(C18)和负输入信号相连；

所述传输门根据控制信号的高低电平将输入端的信号传输到输出端或者与输出端断开；

所述第一自举开关和第二自举开关复位，输出信号为低电平，使一NMOS晶体管(M1)和一NMOS晶体管(M2)的源极和漏极断开；

所述第三自举开关(S3)和第四自举开关(S4)输出有效的控制信号，使得起开关作用的一NMOS晶体管(M3)和另一NMOS晶体管(M4)导通，将所述第十七电容(C17)、所述第十九电容(C19)和所述第十八电容(C18)、所述第二十电容(C20)的下极板分别与所述第一运算放大器的负正输出端相连接；

所述第一运算放大器正常工作时，将采样的信号保持并输出到流水线第一级多位数数模转换器的输入端。

3.根据权利要求1所述的模数转换器，其特征在于，所述流水线第一级多位数数模转换器包括：第二运算放大器(A1)，10个传输门，64个开关阵列、电容以及32个输出可控比较器；

其中，所述第二运算放大器(A1)正负输入端通过一NMOS晶体管(M62)短接在一起，并且通过一NMOS晶体管(M60)和一NMOS晶体管(M61)在所述第二运算放大器(A1)的输入端加入了输入共模参考电平(Vcom1)；所述第二运算放大器(A1)的输出端被一NMOS晶体管(M77)短接在一起，对所述第二运算放大器(A1)的输出起着复位的作用；

所述32个输出可控比较器实现对输入信号的采样；

所述传输门在控制信号的控制下，使与传输门连接的电容的一端接地或者接输入共模参考电平；

所述开关阵列的输出由输出可控比较器的输出决定。

4.根据权利要求3所述的模数转换器，其特征在于，所述流水线第一级多位数数模转换器还包括：

编码电路，用于将输出可控比较器的输出进行编码。