[发明专利]一种16位流水线型模数转换器

说明书

技术领域

本发明涉及混合信号集成电路技术领域，特别是指一种16位125MSPS CMOS流水线型模数转换器。

背景技术

随着现代通讯技术和数字信号处理技术的发展，整个通信系统对模拟信号与数字信号的接口电路在速度和精度上有着更高的要求，因此需要设计高速高精度的模数转化器。

在现有的结构中精度高于10位以上的流水线型模数转化器中很难实现，这是由于受芯片上电容的匹配性限制和比较器的阈值失调限制。模数转化器需要相应的校准技术和校正技术。

在实现本发明的过程中，发现现有技术中存在如下问题：大部分数字校准技术需要很长的校准时间来实现。

发明内容

本发明要解决的技术问题是提供一种16位125MSPS CMOS流水线型模数转换器，有效的缩短校准的时间。

为解决上述技术问题，本发明的实施例提供一种16位流水线型模数转换器，包括：

顺序连接的前置采样保持电路、第一级、第二级、第三级、第四级多位数数模转换器和第五级快闪模数转换器，以及分别与所述第一级、第二级、第三级、第四级多位数数模转换器和所述第五级快闪模数转换器连接的数字校正电路；其中，

所述采样保持电路对输入信号进行采样，并将所述输入信号输出至第一级多位数数模转换器；

第一级多位数数模转换器对所述采样保持电路的输出进行采样，并将量化剩余差值放大输出，同时完成对本级输出可控比较器的输出值的编码；

第二级多位数数模转换器对第一级多位数数模转换器的输出进行采样，并将量化剩余差值放大输出，同时完成对本级输出可控比较器的输出值的编码；

第三级多位数数模转换器对第二级多位数数模转换器的输出进行采样，同时完成对本级输出可控比较器的输出值的编码；

第四级多位数数模转换器对第三级多位数数模转换器的输出进行采样，同时完成对本级输出可控比较器的输出值的编码；

第五级快闪模数转换器对第四级多位数数模转换器的输出进行采样，同时完成对本级输出可控比较器的输出值的编码；

第三级多位数数模转换器和所述第五级快闪模数转换器与第一级多位数数模转换器的时序相同；

第四级多位数数模转换器与第二级多位数数模转换器的时序相同。

其中，所述前置采样保持电路包括：第一运算放大器（Ash1），第一、第二、第三和第四自举开关，传输门以及电容；

所述第一运算放大器的正负输入端由一NMOS晶体管（M7）短接在一起，并通过一NMOS晶体管（M5）和一NMOS晶体管（M6）将一输入电压（Vin_com）加入到所述第一运算放大器的正负输入端；

所述第一运算放大器的正负输出端由一NMOS晶体管（M8）短接在一起，用于对所述第一运算放大器的输出进行复位；

第一自举开关（S1）、第二自举开关（S2）输出相应的控制信号将起开关作用的一NMOS晶体管（M1）和一NMOS晶体管（M2）打开，使得第十九电容（C19）、第十七电容（C17）与正输入信号相连，第二十电容（C20）和第十八电容（C18）和负输入信号相连；

所述传输门根据控制信号的高低电平将输入端的信号传输到输出端或者与输出端断开；

所述第一自举开关和第二自举开关复位，输出信号为低电平，使一NMOS晶体管（M1）和一NMOS晶体管（M2）的源极和漏极断开；

所述第三自举开关（S3）和第四自举开关（S4）输出有效的控制信号，使得起开关作用的一NMOS晶体管（M3）和另一NMOS晶体管（M4）导通，将所述第十七电容（C17）、所述第十九电容（C19）和所述第十八电容（C18）、所述第二十电容（C20）的下极板分别与所述运第一算放大器的负正输出端相连接；

所述第一运算放大器正常工作时，将采样的信号保持并输出到流水线第一级多位数数模转换器的输入端。

其中，所述流水线第一级多位数数模转换器包括：第二运算放大器（A1），10个传输门，64个开关阵列、电容以及32个输出可控比较器；