[发明专利]电阻式存储器及其存储单元

说明书

技术领域

本发明是有关于一种电阻式存储单元，且特别是有关于一种背靠背(back to back)结构的电阻式存储单元。

背景技术

基于电阻式存储器结构的多种优点，将电阻式存储器结构应用在非挥发性存储器成为现今的一种趋势。在现有的技术领域中，电阻式存储器结构中包括一个例如由氧化镍(NiO)、二氧化钛(TiO2)、氧化铜(CuO)或氧化铪(HfO)来形成的过渡金属氧化层(transition metal oxide layer)。这个过渡金属氧化被夹在两个金属层中间以形成所谓的金属-绝缘层-金属(Metal-Insulator-Metal,MIM)的结构。虽然，所谓的MIM结构可以通过后置的金属化的工艺方式来完成，但在于作为内嵌式存储器的电阻式存储器而言，这个金属化的后置的工艺需要多余的光罩以及工艺步骤来完成，造成生产上很大的困扰。

另外，由于电阻式存储器提供一定的电阻值，在当其所提供的电阻值偏低时，会产生一定程度的漏电现象。这种漏电现象除了浪费电力外，还会对电阻式存储器所属的系统产生一定的干扰影响，降低系统的效能。

发明内容

本发明提供一种电阻式存储器及其电阻式存储单元，有效降低存储单元上所可能产生的漏电流。

本发明的电阻式存储单元，包括基底、第一掺杂区、第二掺杂区以及栅极。第一掺杂区与第二掺杂区同样配置在基底中，栅极配置在基底上，并覆盖部份的第一掺杂区及部分的第二掺杂区，其中，栅极为浮动栅极。此外，第一掺杂区及第二掺杂区分别接收第一参考电压及第二参考电压，且第一掺杂区及第二掺杂区与栅极的重叠区域分别依据第一参考电压及第二参考电压的电压差分别提供不相同的第一阻抗值以及第二阻抗值。

本发明另提出一种电阻式存储器，包括多数个电阻式存储单元、多数条位线以及字线。电阻式存储单元依据阵列方式进行排列以形成多个存储行以及多个存储列，位线分别耦接至存储行的电阻式存储单元，字线分别耦接至存储列的电阻式存储单元。各电阻式存储单元包括基底、第一掺杂区、第二掺杂区以及栅极。第一掺杂区与第二掺杂区同样配置在基底中，栅极配置在基底上，并覆盖部份的第一掺杂区及部分的第二掺杂区，其中，栅极为浮动栅极。此外，第一掺杂区及第二掺杂区分别接收第一参考电压及第二参考电压，且第一掺杂区及第二掺杂区与栅极的重叠区域分别依据第一参考电压及第二参考电压的电压差分别提供不相同的第一阻抗值以及第二阻抗值。

基于上述，本发明通过提供具有浮动栅极的晶体管结构以构成电阻式存储单元，有效通过单一个晶体管来提供一个比特的存储空间。并且，通过其第一掺杂区以及第二掺杂区与栅极的重叠区域所分别提供的第一阻抗及第二阻抗是互补的条件下，单一电阻式存储单元的通道中必然存在有高阻抗的路径，换句话说，电阻式存储单元的通道中所产生的漏电流可以有效的被降低，节省不必要的电力消耗。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1绘示本发明一实施例的电阻式存储单元的示意图。

图2绘示本发明实施例的电阻式存储单元的操作方式的示意图。

图3A绘示本发明实施例的第一掺杂区的电压及阻抗值的关系图。

图3B绘示本发明实施例的第二掺杂区的电压及阻抗值的关系图。

图3C绘示本发明实施例的电阻式存储单元100的电压及阻抗值的关系图。

图4绘示本发明一实施例的电阻式存储器的示意图。

其中，附图标记说明如下：

100、411～4MN：电阻式存储单元

110：基底

121：第一掺杂区

122：第二掺杂区

130：栅极

d1、d2：部份区域

VREF1、V1、V2：第一参考电压

VREF2：第二参考电压

GND：接地电压

310、320、330、340、351、352、360：线段

VRESET：重置电压值

VSET：设定电压值

VTH1～VTH4：临界电压

400：电阻式存储器

BL1～BLN：位线

WL1～WLM：字线

具体实施方式