[发明专利]跨域静电放电保护方案

权利要求书

1.一种电路，其包括：

第一电力钳位，其耦接至第一电力轨与第一接地轨；

第一NMOS晶体管，其具有第一源极、第一漏极与第一栅极，其中，该第一源极耦接至第二接地轨；以及

第一PMOS晶体管，其具有第二源极、第二漏极与第二栅极，其中，该第二源极耦接至该第一电力轨，且于发生在该第一电力轨处的ESD事件期间，该第一电力钳位提供用以导通该第一NMOS晶体管的信号。

2.根据权利要求1所述的电路，其中，该第一栅极耦接至该第一电力钳位，该第二漏极耦接至该第一漏极，且在该ESD事件期间提供ESD路径，该ESD路径经由该第一NMOS晶体管而从该第一PMOS晶体管至该第二接地轨。

3.根据权利要求1所述的电路，进一步包括：

第二电力钳位，其耦接至第二电力轨与该第二接地轨，其中，在该ESD事件期间提供ESD路径，该ESD路径经由该第一NMOS晶体管与该第二电力钳位而从该第一PMOS晶体管至该第二电力轨。

4.根据权利要求1所述的电路，进一步包括：

第二NMOS晶体管，其具有第三源极、第三漏极、第三栅极与本体，其中，该本体耦接至该第二接地轨，且该第二NMOS晶体管在该ESD事件期间导通。

5.根据权利要求4所述的电路，其中，该第三源极耦接至该第二漏极，且该第三漏极耦接至第二电力轨，该电路进一步包括：

第二PMOS晶体管，其具有第四源极、第四漏极与第四栅极，其中，该第四源极耦接至该第一接地轨，该第四漏极耦接至该第三栅极，且该第四栅极耦接至该第二接地轨。

6.根据权利要求5所述的电路，其中，在该ESD事件期间提供ESD路径，该ESD路径经由该第二NMOS晶体管而从该第一PMOS晶体管至该第二电力轨。

7.根据权利要求1所述的电路，进一步包括：

第三NMOS晶体管，其具有第五源极、第五漏极与第五栅极，其中，该第五源极耦接至该第一源极；以及

第三PMOS晶体管，其具有第六源极、第六漏极与第六栅极，其中，该第六源极耦接至该第二电力轨，该第六漏极耦接至该第五漏极，且该第六栅极耦接至该第二漏极与该第五栅极。

8.根据权利要求1所述的电路，其中，该第一电力钳位包含：

电阻器，其耦接至该第一电力轨；

电容器，其耦接至该电阻器与该第一接地轨；以及

反向器，其具有耦接至该电阻器和该电容器的输入终端与耦接至该第一栅极的输出终端。

9.一种方法，其包括：

将第一电力钳位耦接至第一电力轨与第一接地轨；

提供第一NMOS晶体管，其具有第一源极、第一漏极与第一栅极；

将该第一源极耦接至第二接地轨；

提供第一PMOS晶体管，其具有第二源极、第二漏极与第二栅极；

将该第二源极耦接至该第一电力轨；以及

于发生在该第一电力轨处的ESD事件期间，经由该第一电力钳位提供信号以导通该第一NMOS晶体管。

10.根据权利要求9所述的方法，进一步包括：

将该第一栅极耦接至该第一电力钳位；以及

将该第二漏极耦接至该第一漏极，其中，于该ESD事件期间提供ESD路径，该ESD路径经由该第一NMOS晶体管而从该第一PMOS晶体管至该第二接地轨。

11.根据权利要求9所述的方法，进一步包括：

将第二电力钳位耦接至第二电力轨与该第二接地轨，其中，于该ESD事件期间提供ESD路径，该ESD路径经由该第一NMOS晶体管与该第二电力钳位而从该第一PMOS晶体管至该第二电力轨。

12.根据权利要求9所述的方法，进一步包括：

提供第二NMOS晶体管，其具有第三源极、第三漏极、第三栅极与本体；以及

将该本体耦接至该第二接地轨，其中，该第二NMOS晶体管在该ESD事件期间导通。