[发明专利]驱动电路、驱动模块和电机驱动设备

权利要求书

1.一种驱动电路，包括：

信号延迟单元，包括在输入信号具有高电平的情况下对高电平输入信号进行延迟的第一延迟单元，以及当所述输入信号具有低电平时对低电平输入信号进行延迟的第二延迟单元；

信号输出单元，包括连接至所述第一延迟单元和所述第二延迟单元的第一晶体管和第二晶体管，且分别在所述第一延迟单元和所述第二延迟单元的控制下执行切换操作；以及

输出保持单元，在关断所述第一晶体管和所述第二晶体管时，将输出电压维持在与在所述第一晶体管和所述第二晶体管关断前瞬间的电平相等的电平，

其中，所述输出保持单元包括第一输出反相器、第二输出反相器和锁存电路，所述第一输出反相器具有连接至所述第一晶体管和所述第二晶体管的输出端的输入端，所述第二输出反相器具有连接至所述第一晶体管和所述第二晶体管的输出端的输出端，所述锁存电路在所述第一晶体管和所述第二晶体管中的至少一个被接通时将所述第一输出反相器和所述第二输出反相器中的至少一个关断。

2.根据权利要求1所述的驱动电路，其中，所述信号延迟单元还包括至少一个反相器，所述至少一个反相器对所述输入信号进行反相，并将反相后的信号提供至所述第一延迟单元和所述第二延迟单元。

3.根据权利要求1所述的驱动电路，其中，所述第一延迟单元将所述输入信号延迟用于使所述第一延迟单元具有被充电至达到等于或高于预设高电平电压的电平的电压所需的时间量。

4.根据权利要求1所述的驱动电路，其中，所述第二延迟单元将所述输入信号延迟用于使所述第二延迟单元具有被放电至达到低于预设低电平电压的电平的电压所需的时间量。

5.根据权利要求1所述的驱动电路，其中，所述第一延迟单元和所述第二延迟单元还包括至少一个开关元件、至少一个反相器、以及至少一个用于产生延迟的延迟元件。

6.一种驱动电路，包括：

第一反相器，对输入信号进行反相；

第一延迟单元，包括第一电容器并对从所述第一反相器接收到的第一信号进行延迟，直到所述第一电容器的电压达到等于或高于预设高电平的电平；

第二延迟单元，包括第二电容器并对从所述第一反相器接收到的第二信号进行延迟，直到所述第二电容器的电压被放电至具有低于预设低电平的电平；

信号输出单元，包括连接至所述第一延迟单元和所述第二延迟单元的第一晶体管和第二晶体管，且分别在所述第一延迟单元和所述第二延迟单元的控制下执行切换操作；以及

输出保持单元，当同时关断所述第一晶体管和所述第二晶体管时，将输出电压维持在与在所述第一晶体管和所述第二晶体管关断前瞬间的电平相等的电平。

7.根据权利要求6所述的驱动电路，其中，所述第一信号是低电平信号，以及所述第二信号是高电平信号。

8.根据权利要求6所述的驱动电路，其中，所述第一延迟单元通过使用所延迟的第一信号来控制所述第一晶体管的导通操作。

9.根据权利要求6所述的驱动电路，其中，所述第二延迟单元通过使用所延迟的第二信号来控制所述第二晶体管的导通操作。

10.根据权利要求6所述的驱动电路，其中，当从所述第一反相器接收所述第二信号时，所述第一延迟单元无延迟地控制所述第一晶体管的关断操作。

11.根据权利要求6所述的驱动电路，其中，当从所述第一反相器接收所述第一信号时，所述第二延迟单元无延迟地控制所述第二晶体管的关断操作。

12.根据权利要求6所述的驱动电路，其中，所述第一延迟单元和所述第二延迟单元还分别包括至少一个开关元件、至少一个反相器、以及用于产生延迟的至少一个延迟元件。

13.根据权利要求6所述的驱动电路，其中，所述输出保持单元包括至少一个反相器和至少一个锁存电路。

14.根据权利要求12所述的驱动电路，其中，所述至少一个延迟元件包括连接至所述第二电容器的电阻器。