[发明专利]驱动电路、驱动模块和电机驱动设备

说明书

相关申请的交叉引用

本申请要求于2012年12月21日在韩国知识产权局提交的韩国专利申请第10-2012-0150446号的优先权，将其公开内容结合于此供参考。

技术领域

本发明涉及一种用于消除驱动功率半导体器件的驱动信号之间的干扰的驱动电路、驱动模块和电机驱动设备。

背景技术

在通用功率半导体器件的驱动电路中使用诸如绝缘栅双极型晶体管（IGBT）等的自关断型功率半导体器件的情况下，用于驱动的栅极驱动信号被提供给功率半导体器件的栅极，但在这里，如以下现有技术文献所公开，高侧功率半导体器件的栅极驱动信号和低侧功率半导体器件的栅极驱动信号可能相互干扰。

专利文献1涉及一种使用IGBT模块的切换方法和用于其的IGBT驱动电路，其被设计为通过防止两个IGBT同时导通来解决对于IGBT的损坏问题。

然而，专利文献1未公开包括通过维持具有诸如当两个晶体管被关断时在两个晶体管关断前瞬时存在的电平的输出电压来消除噪声的滤波电路的驱动电路、驱动模块和电机驱动设备。

[现有技术文献]

（专利文献1）韩国专利公开出版第10-2004-0023936号。

发明内容

本发明的一个方面提供了一种驱动电路，其对叠加在高信号输入上的低电平噪声和叠加在低信号输入上的高电平噪声进行滤波。

本发明的另一方面提供了包括所述驱动电路的驱动模块。

本发明的另一方面提供了包括所述驱动电路的电机驱动设备。

根据本发明的一个方面，提供了一种驱动电路，包括：信号延迟单元，包括在输入信号具有高电平的情况下对高电平输入信号进行延迟的第一延迟单元，以及当所述输入信号具有低电平时对低电平输入信号进行延迟的第二延迟单元；信号输出单元，包括连接至所述第一延迟单元和所述第二延迟单元的第一晶体管和第二晶体管，且分别在所述第一延迟单元和所述第二延迟单元的控制下执行切换操作；以及输出保持单元，在同时关断所述第一晶体管和所述第二晶体管时，将输出电压维持在与在所述第一晶体管和所述第二晶体管关断前瞬间的电平相等的电平。

所述信号延迟单元还可包括至少一个反相器（inverter），所述至少一个反相器对所述输入信号进行反相，并将反相后的信号提供至所述第一延迟单元和所述第二延迟单元。

所述第一延迟单元可将所述输入信号延迟用于使所述第一延迟单元具有被充电至达到等于或高于预设高电平电压的电平的电压所需的时间量。

所述第二延迟单元将所述输入信号延迟用于使所述第二延迟单元具有被放电至达到低于预设低电平电压的电平的电压所需的时间量。

所述第一延迟单元和所述第二延迟单元还可包括至少一个开关元件、至少一个反相器、以及至少一个用于产生延迟的延迟元件。

所述输出保持单元可包括至少一个反相器和至少一个锁存电路。

根据本发明的另一方面，提供了一种驱动电路，包括：第一反相器，对输入信号进行反相；第一延迟单元，对从所述第一反相器接收到的第一信号进行延迟，直到第一电容器的电压达到等于或高于预设高电平的电平；第二延迟单元，对从所述第一反相器接收到的第二信号进行延迟，直到第二电容器的电压被放电至具有低于预设低电平的电平；信号输出单元，包括连接至所述第一延迟单元和所述第二延迟单元的第一晶体管和第二晶体管，且分别在所述第一延迟单元和所述第二延迟单元的控制下执行切换操作；以及输出保持单元，当同时关断所述第一晶体管和所述第二晶体管时，将输出电压维持在与在所述第一晶体管和所述第二晶体管关断前瞬间的电平相等的电平。

所述第一信号可以是低电平信号，以及所述第二信号可以是高电平信号。

所述第一延迟单元可通过使用所延迟的第一信号来控制所述第一晶体管的导通操作。

所述第二延迟单元可通过使用所延迟的第二信号来控制所述第二晶体管的导通操作。

当从所述第一反相器接收所述第二信号时，所述第一延迟单元可无延迟地控制所述第一晶体管的关断操作。

当从所述第一反相器接收所述第一信号时，所述第二延迟单元可无延迟地控制所述第二晶体管的关断操作。

所述第一延迟单元和所述第二延迟单元还可分别包括至少一个开关元件、至少一个反相器、以及至少一个用于产生延迟的延迟元件。

所述输出保持单元可包括至少一个反相器和至少一个锁存电路。

所述至少一个延迟元件可包括连接至所述第二电容器的电阻器。