[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉引用

将2012年3月13日提交的日本专利申请No.2012-055693的公开内容，包括说明书、附图以及摘要，通过引用整体并入本文。

技术领域

本发明涉及一种半导体器件以及制造方法，且更具体地涉及一种有效应用于具有非易失性存储器的半导体器件及其制造方法的技术。

背景技术

电可擦除可编程只读存储器（EEPROM）广泛用作电可写可擦除非易失性半导体存储器件。当前广泛采用的以闪存为代表的这种存储器件（存储器）包括在MISFET的栅电极下面的导电浮栅电极或由氧化膜包围的俘获绝缘膜。存储器件被设计用于将存储在浮栅或俘获绝缘膜中电荷的状态识别为存储信息，且读取该信息作为晶体管的阈值。俘获绝缘膜是一种可存储电荷的绝缘膜，并例如包括氮化硅膜。存储器件还被设计为通过从用作存储元件的电荷存储区俘获电荷以及将电荷发射到该电荷存储区而偏移MISFET的阈值。闪存例如包括采用金属-氧化物-氮化物-氧化物-半导体（MONOS）膜的分离式栅极单元。这种存储器通过采用氮化硅膜用于电荷存储区而具有以下优点。例如，因为与导电浮栅膜相比，这种存储器间断存储电荷，所以这种存储器具有优良的数据保持可靠性。且优良的数据保持可靠性能降低位于氮化硅膜上面和下面的氧化膜的厚度，且可降低用于写入和擦除操作的电压。

日本未审专利公布No.2003-309193（专利文献1）描述了一种有关MONOS存储器的技术。

日本未审专利公布No.2000-22005（专利文献2）公开了一种有关纳米晶浮栅的技术。

日本未审专利公布No.2010-161154（专利文献3）公开了一种有关硅纳米点的技术。

日本未审专利公布No.2011-146612（专利文献4）公开了一种有关MONOS存储器的技术。

非专利文献1公开了一种有关MONOS结构中的电荷俘获的技术。

[现有技术文献]

[专利文献]

[专利文献1]

日本未审专利公布No.2003-309193

[专利文献2]

日本未审专利公布No.2000-22005

[专利文献3]

日本未审专利公布No.2010-161154

[专利文献4]

日本未审专利公布No.2011-146612

[非专利文献]

[非专利文献1]

T.Ishida等人，“Characterization of Charge Traps in Metal-Oxide-Nitride-Oxide-Semiconductor(MONOS)Structures for Embedded Flash Memories（用于嵌入式闪存的金属-氧化物-氮化物-氧化物-半导体（MONOS）结构中的电荷俘获特性）”，IRPS2006（IEEE国际可靠性物理学术文集）p.516

发明内容

现有技术的分离式栅极非易失性存储器具有层叠的栅极绝缘膜，其例如由包括氧化硅膜、氮化硅膜以及另一氧化硅膜的氧化物-氮化物-氧化物（ONO）膜的叠层构成。

近年来，需要提高非易失性存储器的电性能。

因此，本发明的一个目的是提供一种能提高半导体器件的电性能的技术。

通过本发明的说明书以及附图将使本发明要解决的上述和其他问题以及本发明的新颖特征变得显而易见。

以下将简要说明本申请中公开的本发明的典型实施例的概要。

在根据一个典型实施例的半导体器件中，存储器晶体管的栅极绝缘膜包括第一氧化硅膜、在第一氧化硅膜上方的氮化硅膜以及在氮化硅膜上方的第二氧化膜。在氮化硅膜和第二氧化硅膜之间，或在氮化硅膜中，存在金属元素，表面密度是1×10¹³至2×10¹⁴原子/cm²。

根据该典型实施例的半导体器件的制造方法包括形成存储器晶体管的栅极绝缘膜，其包括第一氧化硅膜、在第一氧化硅膜上方的氮化硅膜以及在氮化硅膜上方的第二氧化膜，并且在氮化硅膜和第二氧化硅膜之间或在氮化硅膜中引入的金属元素的表面密度是1×10¹³至2×10¹⁴原子/cm²。

以下简要说明本申请公开的本发明的典型实施例的效果。

本发明的典型实施例可提高半导体器件的电性能。

附图说明