[发明专利]一种半导体封装结构及其制备方法

说明书

技术领域

本发明涉及半导体制备领域，尤其是涉及一种半导体封装结构及其制备方法。

背景技术

随着半导体制造技术不断进步、晶体管中栅极尺寸不断缩小，使得集成电路装置尺寸的不断缩小，而数量巨大的半导体元件以多层互连结构，密集地嵌于芯片基底中，并通过多层金属互连层连接。在现有的半导体技术中，铜以其良好的导电性能成为最常用的金属互连层的连线，具体技术可参见公开号为CN1881557A的中国专利申请。

在半导体器件制备的后段制程（The back end of line,BEOL）中，焊接引线键合技术是一种广泛使用的装配封装技术。其包括在半导体芯片最上方的互连线上设置一引线键合焊盘（wire bond pads，下面简称焊盘），所述焊盘材质大多为铝，并在焊盘上焊接一引线以将具有电路的半导体管芯连接到原件封装上的引脚，实现I/O（in/out）接口连接。其中焊盘的尺寸以及引线的设置和布局决定了集成电路装置的最终尺寸。因而现有的半导体器件制备中，大多采用有源区上键合封装（Bond Over Active，BOA）技术，在有源器件、静电放电电路（Electro-Static discharge，ESD）、电源以及接地总线上面设计焊线焊盘以确保减小芯片的尺寸。

在焊接引线键合发展中，铜引线材料以其良好的机械性能、导电性能以及相对于贵金属金更为便宜的价格，被广泛用于集成电路封装领域中以进行高端集成电路的封装。

但相比于金，铜的硬度更大，因此在封装过程中，相比于先前的金引线键合技术，铜引线需要更高的超声波功率和键合作用力（bond force）才能与焊盘连接。但是较大的超声波功率和键合作用力（bond force）给引线键合焊盘带来更多挑战，例如，容易造成金属焊盘（例如铝）的挤压、挤出，焊盘的碎裂和脱落，金属引线的损坏，甚至对键合焊盘金属区域下面的有源区（Bond Over Active，BOA）造成损坏。

目前针对所述问题（例如粘接损坏和焊盘剥离）通常有两种解决方法，一种是通过DOE（Design Of Experiments）方法来优化键合参数，以减小键合铜引线对焊盘造成的挤压力，但是该方法具有局限性，例如当粘合力降低后，必然会导致键合铜球脱落（ball lift），而不能满足铜引线和焊盘的有效键合。另外一种方法则是增加焊盘的机械强度，例如选用硬度较大材料制成的金属屏蔽层以抵抗对金属下面有源区的损坏，如增加焊盘铝合金材料中Cu或者其他掺杂物的浓度，其次，增加铝焊盘和金属铜互连层之间的扩散屏蔽层如TaN、TiN等硬度较大材质的厚度也可以减少键合封装过程中对焊盘及其下面有源区域的应力冲击力。在进一步技术发展中，以包括TaN、TiN、Ta等多层金属或是金属氮化物层等硬度较大的材料形成的多层结构的金属屏蔽层以优化应力缓释。

然而在实际操作中发现，无论单层（一般采用TaN层，其对于防止铜-铝扩散的能力较强）或是多层金属屏蔽层结构，金属屏蔽层对于防止铜-铝扩散能力与阻挡的厚度成正比（现今的TaN层一般大约为700A），但过厚的TaN与互连金属连接在引线键合强度测试中，往往会出现焊盘剥离现象，这样大大降低了半导体芯片封装的良率，并给后续封装后的半导体芯片造成性能隐患。

发明内容

本发明所解决的问题是，现有的半导体封装的金属互连层与焊盘引线键合工艺中，易造成半导体器件源区受损，引线键合工艺后易出现焊盘剥离以及金属互连层与焊盘之间的扩散现象。

为解决上述问题，本发明提供了一种半导体封装结构的制备方法，包括：

在半导体衬底上形成金属互连层；

在金属互连层上形成金属屏蔽层，所述金属屏蔽层为多层叠加结构，多层叠加结构中的各层由下至上热膨胀系数递减；

在所述金属屏蔽层上形成焊盘层。

可选地，所述多层叠加结构为双层叠加结构或三层叠加结构。

可选地，当金属屏蔽层为双层叠加结构时，形成步骤包括：

在所述金属互连层上形成Ti层；

在所述Ti层上形成TaN层。

可选地，当金属屏蔽层为三层叠加结构时，形成步骤包括：

在所述金属互连层上形成Ti层；

在所述Ti层上形成TiN层；

在所述TiN层上形成TaN层。

可选地，形成金属屏蔽层的方法为物理气相沉积法。

可选地，所述TaN层的厚度为100埃至800埃，优选为100～500埃。

可选地，在形成金属屏蔽层之前，还包括：